電氣工程專業(yè)畢業(yè)論文開題報告范本
開題報告包含的論文提綱可以是粗線條的，是一個研究構(gòu)想的基本框架，下面是小編搜集整理的電氣工程專業(yè)畢業(yè)論文開題報告范本，供大家閱讀查看。
題目：基于FPGA的數(shù)字直流電壓表的設計
1.結(jié)合畢業(yè)設計(論文)課題情況，根據(jù)所查閱的文獻資料，每人撰寫2000字左右的文獻綜述：
文 獻 綜 述
隨著電子技術(shù)的發(fā)展，當前數(shù)字電子系統(tǒng)的設計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動該潮流發(fā)展的引擎就是日趨進步和完善的ASIC設計技術(shù)[1]。而數(shù)字電壓表作為數(shù)字電子系統(tǒng)的核心與基礎，其設計與開發(fā)，已經(jīng)有多種的類型和款式。其中以單片機為基礎的數(shù)字電壓表設計和可編程邏輯器件為基礎的數(shù)字電壓表設計為典型，這兩種類型的數(shù)字電壓表各有特點，但是都是要經(jīng)過AD數(shù)模轉(zhuǎn)換器將模擬信號轉(zhuǎn)換成數(shù)字信號直接顯示在LED上[2]。
一、方案比較
基于單片機的數(shù)字電壓表的實現(xiàn)，依靠的是硬件電路，并通過軟件程序的控制，最后對輸入模擬信號進行A∕D轉(zhuǎn)換，數(shù)據(jù)處理，驅(qū)動數(shù)碼管顯示被測電壓。它的設計包括硬件電路的設計、軟件設計兩個部分，主要依靠軟件來實現(xiàn)功能[3]。單片機又稱單片微控制器,它不是完成某一個邏輯功能的芯片,而是把一個計算機系統(tǒng)集成到一個芯片上。概括的講：一塊芯片就成了一臺計算機。它的體積小、質(zhì)量輕、價格便宜、受到了很大的歡迎，可它的不足之處就在于設計繁瑣，資源利用率不高，集成化程度不夠高等的方面[4]。
基于可編程邏輯器件的數(shù)字電壓表整個系統(tǒng)可分為三大部分：AD控制模塊，BCD碼轉(zhuǎn)換模塊以及掃描顯示模塊。其測量精度高、靈活性和可擴展性好[5]�？删幊踢壿嬈骷饕‵PGA和CPLD。FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)基本結(jié)構(gòu)包括可編程的CLB(Configurable Logic Block，可配置邏輯塊)陣列組成、可編程的I∕O模塊與負責CLB之間傳輸信號的可編程連接點。CPLD(Complex Programmable Logic Device，復雜可編程邏輯器件)包括邏輯陣列塊、I∕O控制塊、可編程連接陣列。FPGA與CPLD雖然結(jié)構(gòu)截然不同，但都可以用于復雜的邏輯電路，可使用相同的工具和硬件描述語言(如VHDL，Verilog HDL等)開發(fā)設計[6]。但是，兩者仍有些不同之處，例如兩者的內(nèi)部布線方式不同。FPGA屬于“分段式布線”，布線距離較遠，經(jīng)由垂直信道與水平信道的可編程交叉接點構(gòu)成接點網(wǎng)，邏輯使用率高，但會使內(nèi)部延遲時間不固定。CPLD屬于“連續(xù)式布線”，使用PIA連接陣列以編程邏輯塊之間的連接，延遲時間固定。 在設計中，F(xiàn)PGA比CPLD更有靈活性，CPLD的設計是修改內(nèi)部固定連接電路的邏輯功能，設計對象是“邏輯塊”，而FPGA則是改變內(nèi)部連接的布線，設計對象是“邏輯門”。因為流程的不同，通常FPGA的集成度較高，具有更復雜的布線結(jié)構(gòu)。兩者之間主要的區(qū)別在于以下方面：
①時間延滯方面：FPGA無法預先預測，依設計不同而有所不同;CPLD速度較快，整個芯片的時間延遲可以預先決定。
②密集度方面：FPGA較CPLD高。
�、酃姆矫妫篎PGA的每個邏輯門較CPLD平均功率消耗低
�、蹻PGA可重復編程邏輯塊，而CPLD不能。
正是由于可編程邏輯器件FPGA和CPLD之間的區(qū)別之處，才造成基于FPGA的數(shù)字電壓表比基于CPLD的數(shù)字電壓表更具優(yōu)勢，更有利于數(shù)字電壓表向小型化、高密度、低損耗的方向發(fā)展[7]。
基于FPGA的數(shù)字直流電壓表應用VHDL語言設計實現(xiàn)數(shù)字電壓表功能[8]。VHDL是硬件描述語言的`一種，是IEEE公布的工業(yè)標準，對同一事物可以有多種描述方法，對于數(shù)字集成電路而言，常見的方法有圖形描述和語言描述2種。而硬件描述語言具有抽象層次高、更為簡潔的優(yōu)點，更適合于描述大型電路。為此需要介紹下VHDL語言的某些特殊之處。
(1)、設計技術(shù)齊全、方法靈活、支持廣泛[9]
VHDL語言可以支持自上至下(Top Down)和基于庫的設計方法，而且還支持同步電路、異步電路、FPGA以及其他隨機電路的設計。其范圍之廣是其他HDL語言所不能比擬的。
(2)、系統(tǒng)硬件描述能力強
如前所述，VHDL語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學模型直到門級電路。另外，高層次的行為描述可以與低層次RTL描述和結(jié)構(gòu)描述混合使用。在VHDL語言中,設計的原始描述可以非常簡練,經(jīng)過層層加強后,最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。
(3)、支持大規(guī)模設計的分解和已有設計的再利用
支持大規(guī)模設計的分解和已有設計的再利用。一個大規(guī)模的設計不可能由一個人獨立完成，必須由多人共同承擔，VHDL為設計的分解和設計的再利用提供了有力的支持。
另外，VHDL語言還具有良好的可讀性，即容易被計算機接受，也容易被讀者理解。使用期長，不會因工藝變化而使描述過時。因為VHDL的硬件描述與工藝無關(guān)，當工藝改變時，只需修改相應程序中的屬性參數(shù)即可[10]。
二、本課題的意義、應用前景等
隨著信息技術(shù)獲得了突飛猛進的發(fā)展，信息技術(shù)滲透了我們生活的幾乎全部領(lǐng)域，改變著人類的生存狀態(tài)和思維模式。而我們的課題所涉及的電子設計自動化(EDA)技術(shù)就是在這種時代背景下產(chǎn)生的，并影響巨大。FPGA是新型的可編程邏輯器件，與傳統(tǒng) ASIC 相比，具有設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進 等優(yōu)點，特別適合于產(chǎn)品的樣品開發(fā)和小批量生產(chǎn)。傳統(tǒng)的數(shù)字電壓表多以單片機為控制核心，芯片集成度不高，系統(tǒng)連線復雜，難以小型化，尤其在產(chǎn)品需求發(fā)生變化時，不得不重新布版、調(diào) 試，增加了投資風險和成本。而采用 FPGA 進行產(chǎn)品開發(fā)，可以靈活地進行模塊配置，大大縮短了開發(fā)周期，也有利于數(shù)字電壓表向小型化、集成化的方向發(fā)展。
參考文獻：
1. 潘松 黃繼業(yè) EDA技術(shù)教程【M】科學出版社 2005.4
2. 侯伯亨，顧新.VHDL硬件描述語言與數(shù)字邏輯電路設計. 西安電子科技大學出版社，1999
3. 王守華 基于PC的數(shù)字電壓表設計 今日電子 2006.8
4. 黃 亮 基于 HT46R51單片機的數(shù)字電壓表設計 常州工學院理學院 2007.10
5. 呂思忠， 施齊云.數(shù)字電路實驗與課程設計.哈爾濱工程大學出版社，2001
6. 付永慶.VHDL語言及其應用.高等教育出版社，2005.5
7. 劉明業(yè)，將敬旗，刁嵐松等譯.硬件描述語言Verilog.清華大學出版社，2001
8. 邊繼年.用VHDL設計電子電路.清華大學出版社，2000
9. National Instruments Coporation.Virtual Instrumention in Education，1997
10. 符興昌 基于VHDL語言在電路設計鐘的優(yōu)化探討 西南民族大學學報 2006.7
2.本課題要研究或解決的問題和擬采用的研究手段(途徑)：
一、研究的目標和內(nèi)容
本課題主要研究數(shù)字電壓表的一般設計原理,并結(jié)合新型的可編程邏輯器件(FPGA)設計了一種方便、實用的數(shù)字電壓表。設計中所要求設計的數(shù)字電壓表主要指標有：
位數(shù)： 4位半。
分辨率：小于10微伏。
測量誤差：△U=(0.1%Um+1字)
二、研究方法、技術(shù)路線及實驗方案
(1)、硬件電路設計
以EP1K30TC144—3[5]為核心器件，并配液晶、鍵盤等借口電路設計出數(shù)字直流電壓表的硬件電路。
(2)、軟核設計
采用VHDL語言設計數(shù)字直流電壓表的“軟核”，并完成“軟核”的調(diào)試和仿真。
(3)、FPGA功能模塊設計
智能數(shù)字電壓表的控制核心FPGA的三個功能模塊皆用VHDL語言編程實現(xiàn)，下面主要介紹FPGA的三個功能模塊的設計。
(4)、顯示控制及驅(qū)動模塊
電壓值的顯示可由LCD實現(xiàn)[6]。
(5)、系統(tǒng)設計和邏輯仿真
FPGA的三個功能模塊用VHDL語言描述，進行綜合仿真后顯示在LCD上。
三、特色或創(chuàng)新之處
本系統(tǒng)是用FPGA實現(xiàn)的智能數(shù)字電壓表。隨著EDA技術(shù)的廣泛應用，F(xiàn)PGA已成為現(xiàn)在數(shù)字系統(tǒng)設計的主要手段，在QuartusII環(huán)境下采用VHDL語言實現(xiàn)了數(shù)據(jù)采集、轉(zhuǎn)換及顯示。該系統(tǒng)具有集成度高、靈活性強、易于開發(fā)、維護、擴展等特點。
【電氣工程專業(yè)畢業(yè)論文開題報告范本】相關(guān)文章：