eda實(shí)習(xí)心得體會（精選8篇）

　　這次eda課程設(shè)計(jì)的實(shí)習(xí)激起了我勤奮進(jìn)修的樂趣，我想這將對我以后的進(jìn)修發(fā)作主動(dòng)的影響。下面是eda實(shí)習(xí)心得體會，歡迎大家閱讀。

　　eda實(shí)習(xí)心得體會 篇1

　　不到一周的EDA實(shí)訓(xùn)就這樣結(jié)束了，雖然時(shí)間有些短暫，學(xué)習(xí)的有些倉促，但是這次實(shí)訓(xùn)我是認(rèn)真的。我沒有像以往一樣單一的照貓畫虎，沒有等待著參考別人的成果，而是一邊畫電路圖，一邊分析原理，遇到不會的，自己先勇于嘗試，然后與同學(xué)交流。雖然有很多地方仍然不是很明白，但是自己至少盡心盡力了。

　　初次使用Multisim軟件，加之又是英文版的，會很吃力，我們可能找不準(zhǔn)元器件，可能因不懂它的屬性而用錯(cuò)，像這樣的問題不是沒出現(xiàn)過，就在完成實(shí)訓(xùn)第一題目時(shí)這些錯(cuò)誤就出現(xiàn)了。當(dāng)時(shí)因?yàn)橛缅e(cuò)電阻的屬性，導(dǎo)致仿真出的波形與別人不同，然而這個(gè)問題在當(dāng)時(shí)困擾了我和同學(xué)很久，一直找不出問題出在哪里，后來還好有老師的指導(dǎo)，才找出問題的所在（我們用的是電流型電阻）。

　　實(shí)訓(xùn)內(nèi)容包括了對電路、模擬電子、數(shù)字電路的簡單操作，我們通過Multisim軟件畫出電路圖，用虛擬的儀表對電路參數(shù)進(jìn)行測量，用虛擬示波器對電路輸入輸出波形進(jìn)行觀測，這不僅讓我們熟悉使用該軟件，同時(shí)體驗(yàn)軟件仿真在電路分析中的重要作用，利用該軟件不僅可以準(zhǔn)確測量各參量，還可幫助我們測試電路的性能。它確實(shí)很方便實(shí)用。

　　雖然有了這種強(qiáng)大軟件的幫助，但是對于我們這些初學(xué)者來說，必須學(xué)會自己分析電路原理，來判斷測試結(jié)果。電路、模電、數(shù)電是一年前學(xué)的，或許是因時(shí)間長，好多知識點(diǎn)被遺忘了，或許是當(dāng)時(shí)就沒將這三門功課學(xué)好，對知識點(diǎn)的生疏，導(dǎo)致實(shí)訓(xùn)的進(jìn)行并不是很順利，有時(shí)半天分析不出一個(gè)原理圖。

　　實(shí)訓(xùn)時(shí)間很短，該軟件的學(xué)習(xí)過程還很長，我不希望自己因?qū)嵱?xùn)結(jié)束而停止對其的認(rèn)識和學(xué)習(xí)。寫到這，我想起前幾天一位留學(xué)回國的姐說過的話：你現(xiàn)在所學(xué)的那些專業(yè)軟件，你必須深入了解和學(xué)習(xí)；就學(xué)校進(jìn)行一到兩禮拜的學(xué)習(xí)是遠(yuǎn)遠(yuǎn)不夠的，自己課后必須加強(qiáng)學(xué)習(xí)。之前的實(shí)訓(xùn)機(jī)會已經(jīng)被荒廢了，現(xiàn)在的機(jī)會自己應(yīng)該好好珍惜。大學(xué)的美好時(shí)光所剩不多，如果覺得自己之前沒有盡心盡力，那么接下來的時(shí)間自己好好珍惜吧。

　　eda實(shí)習(xí)心得體會 篇2

　　這次EDA課程設(shè)計(jì)歷時(shí)兩個(gè)星期，通過這次設(shè)計(jì)，通過這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，在設(shè)計(jì)的過程中遇到問題，同時(shí)在設(shè)計(jì)的過程中發(fā)現(xiàn)了自己的不足之處，這次設(shè)計(jì)的數(shù)字秒表還是比較成功的，在設(shè)計(jì)中遇到了很多問題，在學(xué)完P(guān)LC理論課程后我們做了課程設(shè)計(jì)，此次設(shè)計(jì)以分組的方式進(jìn)行，沒有過實(shí)際開發(fā)設(shè)計(jì)的經(jīng)驗(yàn)，我們基本學(xué)會了PLC設(shè)計(jì)的步聚和基本方法。

　　這次EDA課程設(shè)計(jì)歷時(shí)兩個(gè)星期，在整整兩個(gè)星期的日子里，可以說是苦多于甜，但是可以學(xué)的到很多很多的東西，同時(shí)不僅可以鞏固以前所學(xué)過的知識，而且學(xué)到了很多在書本上所沒有學(xué)到過的知識。通過這次設(shè)計(jì)，進(jìn)一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。特別是當(dāng)每一個(gè)子模塊編寫調(diào)試成功時(shí)，心里特別的開心。但是在編寫頂層文件的程序時(shí)，遇到了不少問題，特別是各元件之間的連接，以及信號的定義，總是有錯(cuò)誤，在細(xì)心的檢查下，終于找出了錯(cuò)誤和警告，排除困難后，程序編譯就通過了，心里終于舒了一口氣。在波形仿真時(shí)，也遇到了一點(diǎn)困難，想要的結(jié)果不能在波形上得到正確的顯示：在設(shè)定輸入的時(shí)鐘信號后，數(shù)字秒表開始計(jì)數(shù)，但是始終看不到秒和小時(shí)的循環(huán)計(jì)數(shù)。后來，在數(shù)十次的調(diào)試之后，才發(fā)現(xiàn)是因?yàn)檩斎氲臅r(shí)鐘信號對于器件的延遲時(shí)間來說太短了。經(jīng)過屢次調(diào)試，終于找到了比較合適的輸入數(shù)值：時(shí)鐘周期設(shè)置在15秒左右比較合適。另外，Endtime的值需要設(shè)置的長一點(diǎn)：500us左右，這樣就可以觀察到完整的仿真結(jié)果。

　　其次，在連接各個(gè)模塊的時(shí)候一定要注意各個(gè)輸入、輸出引腳的線寬，因?yàn)槊總�(gè)線寬是不一樣的，只要讓各個(gè)線寬互相匹配，才能得出正確的結(jié)果，否則，出現(xiàn)任何一點(diǎn)小的誤差就會導(dǎo)致整個(gè)文件系統(tǒng)的編譯出現(xiàn)錯(cuò)誤提示，在器件的選擇上也有一定的技巧，只有選擇了合適當(dāng)前電路所適合的器件，編譯才能得到完滿成功。

　　通過這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實(shí)踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時(shí)在設(shè)計(jì)的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學(xué)過的知識理解得不夠深刻，掌握得不夠牢固。

　　在設(shè)計(jì)過程中，總是遇到這樣或那樣的問題。有時(shí)發(fā)現(xiàn)一個(gè)問題的時(shí)候，需要做大量的工作，花大量的時(shí)間才能解決。自然而然，我的耐心便在其中建立起來了。為以后的工作積累了經(jīng)驗(yàn)，增強(qiáng)了信心。

　　eda實(shí)習(xí)心得體會 篇3

　　本學(xué)期末我們進(jìn)行了EDA實(shí)訓(xùn)，我們組做的是四路智能搶答器，不過本次實(shí)訓(xùn)與以往最大的不同是在熟練并掌握Verilog硬件描述語言的基礎(chǔ)上，運(yùn)用Quartus軟件，對其進(jìn)行波形以及功能的仿真。我們組搶答器的設(shè)計(jì)要求是：可容納四組參賽者，每組設(shè)置一個(gè)搶答按鈕供搶答者使用，電路具有第一搶答信號的鑒別和鎖存功能，系統(tǒng)具有計(jì)分、倒計(jì)時(shí)和倒計(jì)時(shí)鎖存等電路，輸入信號有：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號CLR，系統(tǒng)時(shí)鐘信號CLK，計(jì)分復(fù)位端RST，加分按鈕端ADD，計(jì)時(shí)預(yù)置控制端LDN，計(jì)時(shí)使能端EN，計(jì)時(shí)預(yù)置數(shù)據(jù)調(diào)整按鈕可以用如TA、TB表示；系統(tǒng)的輸出信號有：四個(gè)組搶答成功與否的指示燈控制信號輸出口可用如LEDA、LEDB、LEDC、LEDD表示，四個(gè)組搶答時(shí)的計(jì)時(shí)數(shù)碼顯示控制信號若干，搶答成功組別顯示的控制信號若干，各組計(jì)分動(dòng)態(tài)顯示的控制信號若干。整個(gè)系統(tǒng)至少有三個(gè)主要模塊：搶答鑒別模塊、搶答計(jì)時(shí)模塊、搶答計(jì)分模塊。

　　實(shí)訓(xùn)的第一天我們組三個(gè)人就開始對搶答器的各部分源程序進(jìn)行調(diào)試，由于剛開始對于quartus2軟件用的不是很熟練，所以在第一天幾乎上沒有啥大的進(jìn)展，一直都在改程序中的錯(cuò)誤。在不停的重復(fù)的編譯、改錯(cuò)。拿著EDA修改稿、資料書檢查出錯(cuò)的地方，一邊又一遍的校對分析其中的錯(cuò)誤。

　　在實(shí)訓(xùn)中我們遇到了很多的問題。為了解決這些問題我和他們兩個(gè)都在的想辦法通過各種渠道尋找解決問題的方法。上網(wǎng)查資料、問同學(xué)、圖書館查資料、問老師、自己想辦法，其實(shí)最有效的方法還是自己去想那樣學(xué)到的東西才會更加的深刻記得時(shí)間也是最長的，他人的幫助當(dāng)然是很好的，但只是暫時(shí)的要想真正的學(xué)到東西還是要靠自己去想辦法。不能一有問題就希望要他人幫忙，一定自己先好好想想實(shí)在解決不了的再去問老師找同學(xué)。

　　由于在一開始的時(shí)候?qū)�quartus2軟件的不熟悉耽誤了很多的時(shí)間，在接下來的幾天里遇到了不少的問題。剛開始的時(shí)候是源程序中的錯(cuò)誤一直在那改，好不容易幾個(gè)模塊中的錯(cuò)誤都一個(gè)個(gè)排除了，但當(dāng)把他們放到一起時(shí)問題就又出現(xiàn)了。于是又開始了檢查修改，可是弄了好長時(shí)間也沒有弄明白，最后找了一個(gè)在實(shí)驗(yàn)室的同學(xué)說是頂層文件有問題。于是晚上又找了些關(guān)于頂層文件資料還有課本上的例子。最后對步驟已經(jīng)有了很熟練的掌握，很快就完成了程序編譯、仿真、下載到最后的調(diào)試。

　　紙上談來終覺淺，絕知此事要躬行。在這短暫的兩周實(shí)訓(xùn)中深深的感覺到了自己要學(xué)的東西實(shí)在是太多了，自己知道的是多么的有限，由于自身專業(yè)知識的欠缺導(dǎo)致了這次實(shí)訓(xùn)不是進(jìn)行的很順利，通過這次實(shí)訓(xùn)暴露了我們自身的諸多的不足之處，我們會引以為鑒，在以后的生活中更應(yīng)該努力的學(xué)習(xí)。

　　雖然實(shí)訓(xùn)僅僅進(jìn)行了兩個(gè)星期就匆匆的結(jié)束了，但在這兩個(gè)星期中收獲還是很多的。實(shí)訓(xùn)的目的是要把學(xué)過的東西拿出來用這一個(gè)星期的實(shí)訓(xùn)中不僅用了而且對于quartus2軟件的使用也更加的得心應(yīng)手，這次實(shí)訓(xùn)提高了我們的動(dòng)手能力、理論聯(lián)系實(shí)際的能力、發(fā)現(xiàn)問題分析問題解決問題的能力。實(shí)訓(xùn)只要你認(rèn)真做了都是對自己能力一次很大的提高。

　　本次設(shè)計(jì)過程中得到我們老師的悉心指導(dǎo)。甕老師多次詢問設(shè)計(jì)進(jìn)程，并為我們指點(diǎn)迷津，幫助我們理順設(shè)計(jì)思路，精心點(diǎn)撥，時(shí)刻在幫助著我們?nèi)ヌ岣咦约�。甕老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實(shí)的態(tài)度，踏踏實(shí)實(shí)的精神，不僅是我學(xué)習(xí)的楷模，并將積極影響我今后的學(xué)習(xí)和工作。在此誠摯地向甕老師致謝。

　　eda實(shí)習(xí)心得體會 篇4

　　大三時(shí)候開始了專業(yè)課的學(xué)習(xí)，其中EDA就是要學(xué)的一門專業(yè)課，課程剛開始的時(shí)候，對EDA技術(shù)很陌生，也感到很茫然，也非常沒有信心，當(dāng)接觸到可編程器件的時(shí)候，看到大家同樣感到很迷惘。首先，通過對這門課程相關(guān)理論的學(xué)習(xí)，我掌握了EDA的一些基本的的知識，現(xiàn)代電子產(chǎn)品的性能越來越高，復(fù)雜度越來越大，更新步伐也越來越快。實(shí)現(xiàn)這種進(jìn)步的主要原因就是微電子技術(shù)和電子技術(shù)的發(fā)展。前者以微細(xì)加工技術(shù)為代表，目前已進(jìn)入超深亞微米階段，可以在幾平方厘米的芯片上集成幾千萬個(gè)晶體管；后者的核心就是電子設(shè)計(jì)自動(dòng)化EDA（Electronic Design Automatic）技術(shù),由于本門課程是一門硬件學(xué)習(xí)課程，所以實(shí)驗(yàn)必不可少。通過課程最后實(shí)驗(yàn)，我體會一些VHDL語言相對于其他編程語言的特點(diǎn)。

　　在接觸VHDL語言之前，我已經(jīng)學(xué)習(xí)了C語言，匯編語言，而相對于這些語言的學(xué)習(xí)，VHDL 具有明顯的特點(diǎn)。這不僅僅是由于VHDL 作為一種硬件描述語言的學(xué)習(xí)需要了解較多的數(shù)字邏輯方面的硬件電路知識，包括目標(biāo)芯片基本結(jié)構(gòu)方面的知識更重要的是由于VHDL 描述的對象始終是客觀的電路系統(tǒng)。由于電路系統(tǒng)內(nèi)部的子系統(tǒng)乃至部分元器件的工作狀態(tài)和工作方式可以是相互獨(dú)立、互不相關(guān)的，也可以是互為因果的。這表明，在任一時(shí)刻，電路系統(tǒng)可以有許多相關(guān)和不相關(guān)的事件同時(shí)并行發(fā)生。因此，任何復(fù)雜的程序在一個(gè)單CPU 的計(jì)算機(jī)中的運(yùn)行，永遠(yuǎn)是單向和一維的。因而程序設(shè)計(jì)者也幾乎只需以一維的思維模式就可以編程和工作了。

　　在學(xué)習(xí)的過程中，我深深體會到，學(xué)習(xí)不單單要將理論知識學(xué)扎實(shí)了，更重要的是實(shí)際動(dòng)手操作能力，學(xué)完了課本知識，我并沒有覺得自己有多大的提高，感覺學(xué)到的很沒用，我們現(xiàn)在學(xué)到的還很少，只是編寫一些簡單的程序。相反的，每次做完實(shí)驗(yàn)之后，都會感覺自己收獲不少，每次都會有問題，因此，我認(rèn)為在老師今后的教學(xué)當(dāng)中，應(yīng)當(dāng)更加注重動(dòng)手實(shí)驗(yàn)，把理論與實(shí)踐很好的結(jié)合起來，才能使同學(xué)融會貫通�，F(xiàn)在感覺到對這門課還只有很少的認(rèn)識，所以希望很認(rèn)真的續(xù)下去。

　　eda實(shí)習(xí)心得體會 篇5

　　經(jīng)過一周的EDA實(shí)訓(xùn)，我也基本掌握了這個(gè)軟件的使用方法，也體會到了這款軟件的實(shí)用性。我也通過練習(xí)，熟練地掌握了一些畫圖技巧，下面我模仿練習(xí)的一款時(shí)鐘電路，通過繪制及制作時(shí)鐘電路，通過繪制時(shí)鐘電路的原理圖，制作PCB板，布線等，我也發(fā)現(xiàn)了自己的一些不足，有了更深的體會。

　　一、 電路原理圖及元器件庫設(shè)計(jì)

　　1、原理圖設(shè)計(jì)

　　電路原理圖的設(shè)計(jì)主要是protel 99 se的原理圖設(shè)計(jì)系統(tǒng)（Advanced Schematic）來繪制一張電路原理圖。在這一過程中，要充分利用protel 99 se所提供的各種原理圖繪圖工具、各種編輯功能，來實(shí)現(xiàn)我們的目的，即得到一張正確、精美的電路原理圖。

　　繪制簡單電路原理圖過程:首先，構(gòu)思好零件圖，設(shè)計(jì)好圖紙大小，設(shè)置合適的圖紙大小；然后，設(shè)置protel 99 se/Schematic設(shè)計(jì)環(huán)境；再者，放置零件，并對放置零件的序號、零件封裝進(jìn)行定義和設(shè)定等工作；然后，將圖紙上的元件用具有電氣意義的導(dǎo)線、符號連接起來，構(gòu)成一個(gè)完整的原理圖；然后，根據(jù)需要調(diào)整電路；再者，創(chuàng)建網(wǎng)絡(luò)表；最后，加載網(wǎng)絡(luò)表。

　　例如如下時(shí)鐘電路原理圖：

　　當(dāng)然，這還不算完整，然后對已經(jīng)完成的電路原理圖，進(jìn)行電氣規(guī)則測試，找出錯(cuò)誤原因，并改正。生成網(wǎng)絡(luò)表和元器件材料清單。

　　電氣規(guī)則測試：

　　分析檢查報(bào)告內(nèi)容，修改錯(cuò)誤。

　　時(shí)鐘電路網(wǎng)絡(luò)表

　　2、元器件庫設(shè)計(jì)

　　在繪制電路原理圖時(shí)，難免會遇到元器件庫中沒有的元器件，這時(shí)，我們需要用繪圖工具，學(xué)會繪制元器件。我在繪制時(shí)鐘電路原理圖時(shí)，也曾遇到過這種情況，所以這就需要我們自己繪制自己所需的元器件圖。

　　我們可以根據(jù)所需建立一個(gè)自己的元器件庫，當(dāng)我們需要時(shí)，就可添加進(jìn)去，直接使用即可。

　　二、 PCB板圖及封裝庫設(shè)計(jì)

　　用印制電路板編輯器，設(shè)置工作層面和電路板畫圖環(huán)境，用Protel 99SE設(shè)計(jì)印刷電路板過程如下：

　　1、啟動(dòng)印刷電路板設(shè)計(jì)服務(wù)器；

　　2、規(guī)劃電路板；

　　3、 設(shè)置參數(shù)；

　　4、裝入元件封裝庫；

　　5、裝入網(wǎng)絡(luò)表；

　　6、 元器件布局；

　　7、 自動(dòng)布線。

　　eda實(shí)習(xí)心得體會 篇6

　　短暫的一周實(shí)訓(xùn)已經(jīng)過去了，對于我來說這一周的實(shí)訓(xùn)賦予了我太多實(shí)用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實(shí)際動(dòng)手能力，下面談一下就這一周實(shí)訓(xùn)中我自己的一些心得體會。 一周的實(shí)訓(xùn)已經(jīng)過去了，我們在老師提供的實(shí)踐平臺上通過自己的實(shí)踐學(xué)到了很多課本上學(xué)不到的寶貴東西，熟悉了對Quartus Ⅱ軟件的一般項(xiàng)目的操作和學(xué)到了處理簡單問題的基本方法，更重要的是掌握了VHDL語言的基本設(shè)計(jì)思路和方法，我想這些會對我今后的學(xué)習(xí)起到很大的助推作用。此外，還要在今后的課本理論知識學(xué)習(xí)過程中要一步一個(gè)腳印的扎實(shí)學(xué)習(xí)，靈活的掌握和運(yùn)用專業(yè)理論知識這樣才能在以后出去工作的實(shí)踐過程中有所成果。

　　最后還要感謝學(xué)校為我們提供這樣專業(yè)的實(shí)踐平臺還有X老師在一周實(shí)訓(xùn)以來的不斷指導(dǎo)和同學(xué)的熱情幫助�？偟膩碚f，這次實(shí)訓(xùn)我收獲很大。

　　同時(shí)，感謝大專兩年來所有的老師，是你們?yōu)槲医饣笫軜I(yè)，不僅教授我專業(yè)知識，更教會我做人的道理。

　　這次EDA實(shí)訓(xùn)讓我感覺收獲頗多，在這一周的實(shí)訓(xùn)中我們不僅鞏固了以前學(xué)過的知識，而且還學(xué)到了怎樣運(yùn)用EDA設(shè)計(jì)三種波形的整個(gè)過程和思路，更加強(qiáng)了我們動(dòng)手能力，同時(shí)也提高了我們的思考能力的鍛煉，我們在寫程序的同時(shí)還要學(xué)會要改程序，根據(jù)錯(cuò)誤的地方去修改程序。

　　本文基于Verilog HDL的乒乓球游戲機(jī)設(shè)計(jì)，利用Verilog HDL語言編寫程序?qū)崿F(xiàn)其波形數(shù)據(jù)功能在分析了CPLD技術(shù)的基礎(chǔ)上，利用CPLD開發(fā)工具對電路進(jìn)行了設(shè)計(jì)和仿真，從分離器件到系統(tǒng)的分布，每一步都經(jīng)過嚴(yán)格的波形仿真，以確保功能正常。

　　從整體上看來，實(shí)訓(xùn)課題的內(nèi)容實(shí)現(xiàn)的功能都能實(shí)現(xiàn)，但也存在著不足和需要進(jìn)一步改進(jìn)的地方，為我今后的學(xué)習(xí)和工作奠下了堅(jiān)實(shí)的基礎(chǔ)。通過此次的實(shí)訓(xùn)課題，掌握了制作乒乓球游戲機(jī)技術(shù)的原理及設(shè)計(jì)要領(lǐng)，學(xué)習(xí)并掌握了可編程邏輯電路的設(shè)計(jì)，掌握了軟件、CPLD元件的應(yīng)用，受益匪淺， 非常感謝X老師這一學(xué)期來的指導(dǎo)與教誨，感謝老師在學(xué)習(xí)上給予的指導(dǎo)，老師平常的工作也很忙，但是在我們學(xué)習(xí)的過程中，重來沒有耽擱過，我們遇到問題問他，他重來都是很有耐心，不管問的學(xué)生有多少，他都細(xì)心的為每個(gè)學(xué)生講解，學(xué)生們遇到的不能解決的，他都配合同學(xué)極力解決。最后祝愿X老師身體健康，全家幸福。

　　通過這次課程設(shè)計(jì)，我進(jìn)一步熟悉了Verilog HDL語言的結(jié)構(gòu)，語言規(guī)則和語言類型。對編程軟件的界面及操作有了更好的熟悉。在編程過程中，我們雖然碰到了很多困難和問題，到最后還是靠自己的努力與堅(jiān)持獨(dú)立的完成了任務(wù)。當(dāng)遇到了自己無法解決的困難與問題的時(shí)候，要有耐心，要學(xué)會一步步的去找問題的根源，才能解決問題，還請教老師給予指導(dǎo)和幫助。這次實(shí)訓(xùn)給我最深的印象就是擴(kuò)大自己的知識面，知道要培養(yǎng)哪些技能對我們的專業(yè)很重要。通過這次課程設(shè)計(jì)，培養(yǎng)了我們共同合作的能力。但是此次設(shè)計(jì)中參考了其他程序段實(shí)際思想，顯示出我們在程序設(shè)計(jì)方面還有不足之處。

　　在此次實(shí)訓(xùn)的過程中，我了解到了要加強(qiáng)培養(yǎng)動(dòng)手能力，要明白理論與實(shí)踐結(jié)合的重要性，只有理論知識也是不夠的，只有把理論知識和實(shí)踐相結(jié)合，才能真正提高我們的實(shí)際動(dòng)手能力與獨(dú)立思考的能力 。感謝學(xué)院給我們提供這次實(shí)訓(xùn)的機(jī)會，感謝X老師對我們的指導(dǎo)，他是為了教會我們?nèi)绾芜\(yùn)用所學(xué)的知識去解決實(shí)際的問題，此外，還得出一個(gè)結(jié)論：知識必須通過應(yīng)用才能實(shí)現(xiàn)其價(jià)值！有些東西以為學(xué)會了，但真正到用的時(shí)候才發(fā)現(xiàn)是兩回事，所以我認(rèn)為只有到真正會用的時(shí)候才是真的學(xué)會了。

　　本次設(shè)計(jì)過程中得到我們老師的悉心指導(dǎo)。X老師多次詢問設(shè)計(jì)進(jìn)程，并為我們指點(diǎn)迷津，幫助我們理順設(shè)計(jì)思路，精心點(diǎn)撥。X老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實(shí)的態(tài)度，踏踏實(shí)實(shí)的精神，不僅授我以文，并將積極影響我今后的學(xué)習(xí)和工作。

　　eda實(shí)習(xí)心得體會 篇7

　　本系統(tǒng)主要介紹了鍋爐的液位檢測控制，還介紹了對溫度和壓力的檢測控制，介紹了805 單片機(jī)和其它一些單片機(jī)在鍋爐控制系統(tǒng)中的應(yīng)用，介紹了它們的引腳和在系統(tǒng)中的電路圖，本設(shè)計(jì)還采用了多種傳感器來對液位、溫度和壓力的信號采集，利用LED來進(jìn)行信號的`輸出顯示,我設(shè)計(jì)的硬件系統(tǒng)的結(jié)構(gòu)簡化,系統(tǒng)精度高，具有良好的人機(jī)交互功能,并設(shè)有液位報(bào)警、高壓、低壓和閥門失靈等故障報(bào)警，有問題立即就能發(fā)現(xiàn)。通過自動(dòng)調(diào)節(jié)控制液位并實(shí)現(xiàn)鍋爐內(nèi)溫度和水位的報(bào)警。液位控制在設(shè)定值上正常運(yùn)行不需要人工干預(yù)，操作人員勞動(dòng)強(qiáng)度小。

　　采用單片機(jī)設(shè)計(jì)出的工業(yè)鍋爐控制器,能夠針對汽包水位的不同狀態(tài)和不同外界條件進(jìn)行控制,汽包水位運(yùn)行穩(wěn)定、控制品質(zhì)良好、控制效果明顯改善;同時(shí)大大提高了控制系統(tǒng)的抗干擾能力,保證了工業(yè)鍋爐的穩(wěn)定運(yùn)行。控制裝置具有成本低、抗干擾能力強(qiáng)、控制性能好等優(yōu)點(diǎn),且系統(tǒng)硬、軟件維護(hù)簡單方便,尤其適用于工業(yè)控制現(xiàn)場,具有良好的應(yīng)用前景。

　　本系統(tǒng)所采用的傳感器性能穩(wěn)定,測量準(zhǔn)確,大大簡化現(xiàn)場安裝,具有較高的性價(jià)比,有較大的工程應(yīng)用價(jià)值,而且利用計(jì)算機(jī)單片機(jī)技術(shù)對鍋爐生產(chǎn)過程進(jìn)行自動(dòng)控制有著重要的意義。其優(yōu)越性主要在于：首先，通過對鍋爐燃燒過程進(jìn)行有效控制，使燃燒在合理的空燃比條件下進(jìn)行，可以提高燃燒效率。由于工業(yè)鍋爐耗煤量大，燃燒熱效率每提高 %都會產(chǎn)生巨大的經(jīng)濟(jì)效益。其次，鍋爐控制過程的自動(dòng)化處理以及監(jiān)控軟件良好的人機(jī)界面，操作人員在監(jiān)控計(jì)算機(jī)上能根據(jù)控制效果及時(shí)修運(yùn)行參數(shù)，這樣能有效地減少工人的疲勞和失誤，提高生產(chǎn)過程的實(shí)時(shí)性、安全性。隨著計(jì)算機(jī)控制技術(shù)應(yīng)用的普及、可靠性的提高及價(jià)格的下降，工業(yè)鍋爐的微機(jī)控制必將得到更加廣泛的應(yīng)用。

　　eda實(shí)習(xí)心得體會 篇8

　　和學(xué)別的學(xué)科一樣，在學(xué)完P(guān)LC理論課程后我們做了課程設(shè)計(jì)，此次設(shè)計(jì)以分組的方式進(jìn)行，每組有一個(gè)題目。我們做的是一個(gè)由三個(gè)部分組成的澆灌系統(tǒng)。由于平時(shí)大家都是學(xué)理論，沒有過實(shí)際開發(fā)設(shè)計(jì)的經(jīng)驗(yàn)，拿到的時(shí)候都不知道怎么做。但通過各方面的查資料并學(xué)習(xí)。我們基本學(xué)會了PLC設(shè)計(jì)的步聚和基本方法。分組工作的方式給了我與同學(xué)合作的機(jī)會，提高了與人合作的意識與能力。 通過這次設(shè)計(jì)實(shí)踐。我學(xué)會了PLC的基本編程方法，對PLC的工作原理和使用方法也有了更深刻的理解。在對理論的運(yùn)用中，提高了我們的工程素質(zhì)，在沒有做實(shí)踐設(shè)計(jì)以前，我們對知道的撐握都是思想上的，對一些細(xì)節(jié)不加重視，當(dāng)我們把自己想出來的程序與到PLC中的時(shí)候，問題出現(xiàn)了，不是不能運(yùn)行，就是運(yùn)行

　　的結(jié)果和要求的結(jié)果不相符合。能過解決一個(gè)個(gè)在調(diào)試中出現(xiàn)的問題，我們對PLC 的理解得到加強(qiáng)，看到了實(shí)踐與理論的差距。

　　通過合作，我們的合作意識得到加強(qiáng)。合作能力得到提高。上大學(xué)后，很多同學(xué)都沒有過深入的交流，在設(shè)計(jì)的過程中，我們用了分工與合作的方式，每個(gè)人互責(zé)一定的部分，同時(shí)在一定的階段共同討論，以解決分工中個(gè)人不能解決的問題，在交流中大家積極發(fā)言，和提出意見，同時(shí)我們還向別的同學(xué)請教。在此過程中，每個(gè)人都想自己的方案得到實(shí)現(xiàn)，積極向同學(xué)說明自己的想法。能過比較選出最好的方案。在這過程也提高了我們的表過能力。

　　在設(shè)計(jì)的過程中我們還得到了老師的幫助與意見。在學(xué)習(xí)的過程中，不是每一個(gè)問題都能自己解決，向老師請教或向同學(xué)討論是一個(gè)很好的方法，不是有句話叫做思而不學(xué)者殆。做事要學(xué)思結(jié)合。

　　通過本次設(shè)計(jì)，讓我很好的鍛煉了理論聯(lián)系實(shí)際，與具體項(xiàng)目、課題相結(jié)合開發(fā)、設(shè)計(jì)產(chǎn)品的能力。既讓我們懂得了怎樣把理論應(yīng)用于實(shí)際，又讓我們懂得了在實(shí)踐中遇到的問題怎樣用理論去解決。

　　在本次設(shè)計(jì)中，我們還需要大量的以前沒有學(xué)到過的知識，于是圖書館和INTERNET成了我們很好的助手。在查閱資料的過程中，我們要判斷優(yōu)劣、取舍相關(guān)知識，不知不覺中我們查閱資料的能力也得到了很好的鍛煉。我們學(xué)習(xí)的知識是有限的，在以后的工作中我們肯定會遇到許多未知的領(lǐng)域，這方面的能力便會使我們受益非淺。

　　在設(shè)計(jì)過程中，總是遇到這樣或那樣的問題。有時(shí)發(fā)現(xiàn)一個(gè)問題的時(shí)候，需要做大量的工作，花大量的時(shí)間才能解決。自然而然，我的耐心便在其中建立起來了。為以后的工作積累了經(jīng)驗(yàn)，增強(qiáng)了信心

【eda實(shí)習(xí)心得體會（精選8篇）】相關(guān)文章：

eda技術(shù)概述11-15

EDA及其應(yīng)用10-15

EDA是什么10-05

EDA設(shè)計(jì)技巧10-05

EDA設(shè)計(jì)方法10-05

EDA技術(shù)概念05-15

EDA技術(shù)簡介10-05

EDA的定義10-01

EDA技術(shù)與實(shí)踐08-08

EDA技術(shù)與應(yīng)用11-15