威盛VIA 筆試試題

威盛VIA 筆試試題
兩個positions, ASIC and VLSI:

VLSI： 1。解釋setup和hold time violation，畫圖說明，并說明解決辦法。 2。說說靜

態(tài)、動態(tài)時序模擬的優(yōu)缺點。 3。用一種編程語言寫n!的算法。 4。畫出CMOS的圖，畫出

tow-to-one mux gate。 5。說出你的最大弱點及改進方法。 6。說出你的理想。說出你想

達到的目標(biāo)。 題目是英文出的，要用英文回答。 

ASIC: 1。一個四級的Mux,其中第二級信號為關(guān)鍵信號 如何改善timing 2. 一個狀態(tài)機的

題目用verilog實現(xiàn) 不過這個狀態(tài)機話的實在比較差很容易誤解的 3. 卡諾圖寫出邏輯表

達使... 4. 用邏輯們畫出D觸發(fā)器 5. 給出某個一般時序電路的圖，有Tsetup,Tdelay,Tc

k->q,還有 clock的delay,寫出決定最大時鐘的因素同時給出表達式 6。c語言實現(xiàn)統(tǒng)計某

個cell在某.v文件調(diào)用的次數(shù)(這個題目真bt) 7 cache的主要部分什么的 8 Asic的desig

n flow.... 補充：用邏輯門畫D觸發(fā)器  

考試時間一個半小時。

【威盛VIA 筆試試題】相關(guān)文章：

威盛軟件部筆試題02-18

威盛軟件最新筆試題分享02-25

07威盛筆試題目 軟件部門11-21

威盛電子筆試經(jīng)驗分享11-21

大家共享威盛筆試經(jīng)歷11-21

威盛電子嵌入式驅(qū)動工程師筆試題11-21

威盛電子技術(shù)類筆試篇11-21

ITT HR的筆試題目，筆試試題02-24

sony筆試題02-18

華碩筆試題02-18