FPGA邏輯開(kāi)發(fā)工程師崗位職責(zé)

　　在當(dāng)今社會(huì)生活中，大家逐漸認(rèn)識(shí)到崗位職責(zé)的重要性，一份完整的崗位職責(zé)應(yīng)該包括部門(mén)名稱、直接上級(jí)、下屬部門(mén)、管理權(quán)限、管理職能、主要職責(zé)等。什么樣的崗位職責(zé)才是有效的呢？下面是小編收集整理的FPGA邏輯開(kāi)發(fā)工程師崗位職責(zé)，僅供參考，歡迎大家閱讀。

　　任職要求:

　　1、通信、電子類(lèi)相關(guān)專業(yè)，本科及以上學(xué)歷；

　　2、有FPGA開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先；

　　3、熟悉Verilog或者VHDL語(yǔ)言程序設(shè)計(jì)；

　　4、熟練使用modelsim或者其他仿真工具；

　　5、熟練使用MATLAB仿真；

　　6、具有衛(wèi)星導(dǎo)航或者擴(kuò)頻通信設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。

　　職位：高級(jí)FPGA邏輯開(kāi)發(fā)工程師

　　工作職責(zé)：

　　1、運(yùn)用Xilinx、Altera等公司主流FPGA器件及開(kāi)發(fā)環(huán)境進(jìn)行產(chǎn)品開(kāi)發(fā)；

　　2、負(fù)責(zé)產(chǎn)品研發(fā)中FPGA模塊的邏輯設(shè)計(jì)；

　　3、負(fù)責(zé)各功能模塊的編寫(xiě)、仿真、時(shí)序約束/分析、RTL代碼的邏輯綜合、；

　　4、配合軟件人員進(jìn)行系統(tǒng)調(diào)試；

　　5、產(chǎn)品設(shè)計(jì)相關(guān)文檔的撰寫(xiě)和相關(guān)代碼、工程的維護(hù)；

　　6、參與產(chǎn)品設(shè)計(jì)方案的討論和溝通交流。

　　職位要求：

　　1、本科以上學(xué)歷，通信、電子、自動(dòng)化或相關(guān)專業(yè)，5年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)；

　　2、熟練使用Verilog或VHDL語(yǔ)言，熟練使用相關(guān)的`開(kāi)發(fā)、仿真工具（Vivado，ISE，ModelSim等）；

　　3、深刻理解FPGA內(nèi)部信號(hào)路徑、時(shí)序、時(shí)鐘架構(gòu)和復(fù)位機(jī)制、器件功耗等；

　　4、有豐富的FPGA調(diào)試經(jīng)驗(yàn)和良好的硬件基礎(chǔ)知識(shí)；

　　5、熟練使用MATLAB等工具進(jìn)行算法驗(yàn)證；

　　6、熟悉COFDM調(diào)制和軟件無(wú)線電技術(shù)，有DVBT/DVBS/QAM設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。

　　崗位職責(zé)：

　　1、FPGA邏輯設(shè)計(jì)和開(kāi)發(fā)工作；

　　2、FPGA邏輯驗(yàn)證和調(diào)試工作；

　　崗位要求：

　　1、本科及以上學(xué)歷，計(jì)算機(jī)、通信、電子或相關(guān)專業(yè)；

　　2、熟練應(yīng)用verilog或VHDL語(yǔ)言；或熟練使用c語(yǔ)言；

　　3、有XILINX或ALTERA的FPGA開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先；

【FPGA邏輯開(kāi)發(fā)工程師崗位職責(zé)】相關(guān)文章：

1.WEB前端開(kāi)發(fā)工程師崗位職責(zé)

2.PHP高級(jí)開(kāi)發(fā)工程師的崗位職責(zé)

3.PHP初級(jí)開(kāi)發(fā)工程師的崗位職責(zé)

4.關(guān)于PHP開(kāi)發(fā)工程師的崗位職責(zé)

5.web前端開(kāi)發(fā)工程師工作的崗位職責(zé)

6.中級(jí)web前端開(kāi)發(fā)工程師的崗位職責(zé)

7.初級(jí)web前端開(kāi)發(fā)工程師的崗位職責(zé)

8.財(cái)務(wù)開(kāi)發(fā)崗位職責(zé)

9.游戲開(kāi)發(fā)設(shè)計(jì)崗位職責(zé)