eda技術(shù)有什么特點

時間：2023-09-06 22:15:53 曉怡 EDA技術(shù)培訓(xùn) 我要投稿

相關(guān)推薦

eda技術(shù)有什么特點

　　電子設(shè)計自動化是指利用計算機輔助設(shè)計（CAD）軟件，來完成超大規(guī)模集成電路（VLSI）芯片的功能設(shè)計、綜合、驗證、物理設(shè)計（包括布局、布線、版圖、設(shè)計規(guī)則檢查等）等流程的設(shè)計方式。以下是小編為大家整理的eda技術(shù)有什么特點，供大家參考借鑒，希望可以幫助到有需要的朋友。

　　eda技術(shù)有什么特點

　　目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。下面是小編收集的關(guān)于eda技術(shù)有特點，希望大家認(rèn)真閱讀!

　　1. 軟件硬化，硬件軟化

　　軟件硬化是指所有的軟件設(shè)計最后轉(zhuǎn)化成硬件來實現(xiàn)，用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由EDA開發(fā)軟件自動完成的;硬件軟化是指硬件的設(shè)計使用軟件的方式來進行，盡管目標(biāo)系統(tǒng)是硬件，但整個設(shè)計和修改過程如同完成軟件設(shè)計一樣方便和高效。

　　2. 自頂向下(top-down)的設(shè)計方法

　　傳統(tǒng)的電路設(shè)計方法基本上都自向上的，即首先確定可用的元器件，然后根據(jù)這些器件進行邏輯設(shè)計，完成各模塊后進行連接，最后形成系統(tǒng)。而后經(jīng)調(diào)試、測量看整個系統(tǒng)是否達到規(guī)定的性能指標(biāo)。整個設(shè)計過程將花費大量的時間與經(jīng)費，且很多外在因素與設(shè)計者自身經(jīng)驗的制約，已經(jīng)不適宜于現(xiàn)代數(shù)字系統(tǒng)設(shè)計。

　　基于EDA技術(shù)的設(shè)計方法正好相反，它主要采用并行工程和“自頂向下”的設(shè)計方法，使開發(fā)者從一開始就要考慮到產(chǎn)品生成周期的諸多方面，包括質(zhì)量、成本、開發(fā)時間及用戶的需求等。首先從系統(tǒng)設(shè)計入手，在頂層進行功能劃分和結(jié)構(gòu)設(shè)計，由于采用高級語言描述，能在系統(tǒng)級采用仿真手段驗證設(shè)計的正確性。然后再逐級設(shè)計低層的結(jié)構(gòu)，用VHDL、Verilog HDL等硬件描述語言對高層次的系統(tǒng)行為進行電路描述，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰?/p>

　　3. 集設(shè)計、仿真和測試于一體

　　現(xiàn)代的EDA軟件平臺集設(shè)計、仿真、測試于一體，配備了系統(tǒng)設(shè)計自動化的全部工具：配置了多種能兼用和混合使用的邏輯描述輸入工具;配置了高性能的邏輯綜合、優(yōu)化和仿真測試工具。電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC版圖或PCB版圖的整個過程在計算機上自動處理完成。較以往的設(shè)計方法，大大提高了設(shè)計效率，降低了設(shè)計者的工作負(fù)擔(dān)。

　　4. 在系統(tǒng)可現(xiàn)場編程，在線升級

　　編程是把系統(tǒng)設(shè)計的程序化數(shù)據(jù)，按一定的格式裝入一個或多個可編程邏輯器件的編程存儲單元，定義內(nèi)部模塊的邏輯功能以及它們的相互連接關(guān)系。早期的可編程邏輯器件的編程需要將芯片從印制板上拆下，然后把它插在專用的編程器上進行的。目前EDA技術(shù)廣泛采用的在系統(tǒng)可編程技術(shù)就是為克服這一缺點而產(chǎn)生的。

　　所謂系統(tǒng)內(nèi)可配置是指可編程邏輯器件除了具有為設(shè)計者提供系統(tǒng)內(nèi)可編程的能力，還具有將器件插在系統(tǒng)內(nèi)或電路板仍然可以對其進行編程和再編程的能力。目前FPGA/CPLD器件為設(shè)計者提供系統(tǒng)內(nèi)可再編程或可再配置能力，即只要把器件安裝在系統(tǒng)電路板上，就可對其進行編程或再編程，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣地被編程來配置，這就為設(shè)計者進行電子系統(tǒng)設(shè)計和開發(fā)提供了可實現(xiàn)的最新手段。采用這種技術(shù)，對系統(tǒng)的設(shè)計、制造、測試和維護也產(chǎn)生了重大的影響，給樣機設(shè)計、電路板調(diào)試、系統(tǒng)制造和系統(tǒng)升級帶來革命性的變化。

　　5. 設(shè)計工作標(biāo)準(zhǔn)化，模塊可移置共享

　　近幾年來，芯片復(fù)雜程度越高，對EDA的依賴也越高。設(shè)計語言、EDA的底層技術(shù)及其接口的標(biāo)準(zhǔn)化，能很好地對涉及結(jié)果進行交換、共享及重用。

　　EDA設(shè)計工作的重要設(shè)計語言——硬件描述語言HDL已經(jīng)逐步標(biāo)準(zhǔn)化。VHDL在1987年被IEEE采納為硬件描述語言標(biāo)準(zhǔn)(IEEE 1076—1987)，VHDL同時也是軍事標(biāo)準(zhǔn)(454)和ANSI標(biāo)準(zhǔn)。Verilog HDL在1995年成為IEEE標(biāo)準(zhǔn)(IEEE 1364—1995)，2001年發(fā)布了IEEE 1364—2001。作為兩大被國際IEEE組織認(rèn)定的工業(yè)標(biāo)準(zhǔn)硬件描述語言， VHDL和Verilog HDL為眾多的EDA廠商支持，且移植性好。

　　數(shù)據(jù)格式的一致性通過標(biāo)準(zhǔn)保證。對EDA的底層技術(shù)、EDA軟件之間的接口等采用標(biāo)準(zhǔn)數(shù)據(jù)格式，如EDIF網(wǎng)表文件是一種用于設(shè)計數(shù)據(jù)交換和交流的工業(yè)標(biāo)準(zhǔn)文件格式文件。這樣，不同設(shè)計風(fēng)格和應(yīng)用的要求導(dǎo)致各具特色的EDA工具都能被集成在易于管理的統(tǒng)一環(huán)境之下，支持任務(wù)之間、項目之間、設(shè)計工程師之間的信息傳輸和工程數(shù)據(jù)共享，從而使EDA框架日趨標(biāo)準(zhǔn)化。并行設(shè)計工作和自頂向下設(shè)計方法也是構(gòu)建電子系統(tǒng)集成設(shè)計環(huán)境或集成設(shè)計平臺的基本規(guī)范。目前，主要的EDA系統(tǒng)都建立了框架結(jié)構(gòu)，并且它們都遵循國際計算機輔助設(shè)計框架結(jié)構(gòu)組織CFI(CAD Framework International)的統(tǒng)一技術(shù)標(biāo)準(zhǔn)。

　　因此，EDA技術(shù)代表了當(dāng)今數(shù)字系統(tǒng)設(shè)計技術(shù)的最新發(fā)展方向。

　　拓展：EDA技術(shù)布局常用規(guī)則

　　1.我們要注意貼片器件(電阻電容)與芯片和其余器件的最小距離芯片：一般我們定義分立器件和IC芯片的距離0.5～0.7mm，特殊的地方可能因為夾具配置的不同而改變

　　2.對于分立直插的器件

　　一般的電阻如果為分立直插的比貼片的距離略大一般在1～3mm之間。注意保持足夠的間距(因為加工的麻煩，所以直插的基本不會用)

　　3.對于IC的去耦電容的擺放

　　每個IC的電源端口附近都需要擺放去耦電容，且位置盡可能靠近IC的電源口，當(dāng)一個芯片有多個電源口的時候，每個口都要布置去耦電容。

　　4.在邊沿附近的分立器件

　　由于一般都是用拼板來做PCB，因此在邊沿附近的器件需要符合兩個條件，第一就是與切割方向平行(使器件的應(yīng)力均勻)，第二就是在一定距離之內(nèi)不能布置器件(防止板子切割的時候損壞元器件)

　　5.如果相鄰的焊盤需要相連，首先確認(rèn)在外面進行連接，防止連成一團造成橋接，同時注意此時的銅線的寬度。

　　6.焊盤如果在鋪通區(qū)域內(nèi)需要考慮熱焊盤(必須能夠承載足夠的電流)，如果引線比直插器件的焊盤小的話需要加淚滴(角度小于45度)，同樣適用于直插連接器的引腳。

　　7.元件焊盤兩邊的引線寬度要一致，如果時間焊盤和電極大小有差距，要注意是否會出現(xiàn)短路的現(xiàn)象，最后要注意保留未使用引腳的焊盤，并且正確接地或者接電源。