淺談數(shù)字電路虛擬實(shí)驗(yàn)教學(xué)方法應(yīng)用研究

　　論文摘要：分析了數(shù)字電路教學(xué)存在的不足，針對(duì)數(shù)字電路學(xué)習(xí)和設(shè)計(jì)中的問題，將多種流行的EDA工具集成起來，構(gòu)建了集成化、網(wǎng)絡(luò)化的虛擬實(shí)驗(yàn)教學(xué)平臺(tái)，融入多門課程教學(xué)內(nèi)容，闡述了EDA技術(shù)在平臺(tái)中的應(yīng)用，介紹了虛擬實(shí)驗(yàn)仿真教學(xué)的理論、方法和實(shí)現(xiàn)過程，描述了虛擬實(shí)驗(yàn)平臺(tái)的組成結(jié)構(gòu)、教學(xué)內(nèi)容組織、軟件系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)方法，給出了數(shù)字電路教學(xué)的應(yīng)用案例。

　　論文關(guān)鍵詞：EDA；FPGA；虛擬實(shí)驗(yàn)；仿真平臺(tái)
　　
　　數(shù)字電路在計(jì)算機(jī)專業(yè)教學(xué)和計(jì)算機(jī)應(yīng)用領(lǐng)域占有非常重要的地位，而數(shù)字電路的學(xué)習(xí)由于受到實(shí)驗(yàn)設(shè)備、實(shí)驗(yàn)材料、技術(shù)手段、應(yīng)用環(huán)境的制約，往往收不到良好的學(xué)習(xí)效果。由于新技術(shù)、新產(chǎn)品不斷更新，對(duì)現(xiàn)有的教學(xué)理念、教學(xué)資源、教學(xué)手段提出了更高的要求，現(xiàn)有的實(shí)驗(yàn)環(huán)境和資源已無法滿足教學(xué)需要，面臨著更新?lián)Q代的壓力。而更新設(shè)備需要大量的資金投入，對(duì)于辦學(xué)經(jīng)費(fèi)本已經(jīng)很緊張的高校來說，矛盾尤其突出。這種狀況已經(jīng)影響到了教學(xué)工作的順利進(jìn)行。因此，虛擬實(shí)驗(yàn)室的概念應(yīng)運(yùn)而生，通過虛擬實(shí)驗(yàn)來改善教育教學(xué)環(huán)境，提高教學(xué)質(zhì)量。虛擬實(shí)驗(yàn)教學(xué)環(huán)境是指開展虛擬實(shí)驗(yàn)教學(xué)所需的環(huán)境，包括硬件和軟件環(huán)境兩部分。 EDA（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）工具在數(shù)字電路的設(shè)計(jì)中也得到了廣泛應(yīng)用。EDA是以計(jì)算機(jī)大規(guī)�？删幊唐骷�的開發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具，通過開發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的實(shí)現(xiàn)。本文在此基礎(chǔ)上做了數(shù)字電路虛擬實(shí)驗(yàn)教學(xué)方法的改革與探討，提出了集成化、網(wǎng)絡(luò)化解決方案，把虛擬實(shí)驗(yàn)室理論和EDA工具結(jié)合起來，引入EDA仿真技術(shù)，即時(shí)地以圖形、數(shù)字或曲線的形式來顯示理論課程中難以用語言、文字表達(dá)或難以理解的現(xiàn)象極復(fù)雜的變化過程。將數(shù)字電路教學(xué)中涉及到的課程、理論、技術(shù)集成起來，構(gòu)成一個(gè)內(nèi)容豐富、技術(shù)先進(jìn)，理論、實(shí)驗(yàn)、仿真相結(jié)合的數(shù)字電路虛擬實(shí)驗(yàn)教學(xué)仿真平臺(tái)，豐富了教學(xué)手段。

　　一、教學(xué)中存在的不足

　　目前，許多高校數(shù)字電路教學(xué)還采用下列教學(xué)方法，但往往因受到制約而收不到良好的教學(xué)效果。
　　1.手工操作法
　　根據(jù)實(shí)驗(yàn)內(nèi)容和要求，設(shè)計(jì)實(shí)驗(yàn)電路；以簡(jiǎn)單的實(shí)驗(yàn)板為載體，以簡(jiǎn)單門電路、電子元件、導(dǎo)線、開關(guān)、LED為主，搭建實(shí)驗(yàn)電路；通過開關(guān)的不同組合，人為地給電路提供輸入信號(hào)，觀察LED亮、滅的狀態(tài)，判斷電路設(shè)計(jì)正確與否。由于電子元件和門電路等實(shí)驗(yàn)材料的種類和數(shù)量有限，實(shí)驗(yàn)方案的設(shè)計(jì)往往受到限制；有效的實(shí)驗(yàn)方案，也只能通過現(xiàn)有的材料來實(shí)現(xiàn)。簡(jiǎn)單的實(shí)驗(yàn)方案由于涉及到的材料較少，實(shí)現(xiàn)起來較為方便。對(duì)于復(fù)雜的實(shí)驗(yàn)方案，涉及到的電子元件、門電路、導(dǎo)線等數(shù)量眾多，在實(shí)驗(yàn)板上手工進(jìn)行元件布局、導(dǎo)線連接比較困難并且容易出錯(cuò)，導(dǎo)致實(shí)驗(yàn)的返工或失敗，從而影響到教學(xué)實(shí)驗(yàn)的順利進(jìn)行，無法保證教學(xué)質(zhì)量。
　　2.半自動(dòng)操作法
　　采用專用實(shí)驗(yàn)儀器，如數(shù)字邏輯、計(jì)算機(jī)原理等的專用實(shí)驗(yàn)儀器。優(yōu)點(diǎn)在于大部分的基礎(chǔ)電路已經(jīng)事先設(shè)計(jì)好了，學(xué)生做實(shí)驗(yàn)時(shí)可根據(jù)儀器提供的電路、材料、實(shí)驗(yàn)方案來完成教學(xué)內(nèi)容的驗(yàn)證實(shí)驗(yàn)。由學(xué)生自己搭建的線路較少，減少了出錯(cuò)的機(jī)會(huì)，可以保證實(shí)驗(yàn)的順利進(jìn)行。正是由于大部分電路已經(jīng)設(shè)計(jì)好了，同時(shí)儀器提供的實(shí)驗(yàn)電路有限，從而使得實(shí)驗(yàn)內(nèi)容、方案、電路的設(shè)計(jì)受到極大制約，對(duì)于復(fù)雜的、大規(guī)模的實(shí)驗(yàn)電路無法實(shí)現(xiàn)，尤其是一些創(chuàng)新性、開放性的實(shí)驗(yàn)無法完成。
　　3.自動(dòng)操作法
　　采用專用的FPGA（Field－Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）實(shí)驗(yàn)板，如Altera 的DE0、DE2等。由于FPGA的可編程特性，通過軟件設(shè)計(jì)實(shí)驗(yàn)方案、實(shí)驗(yàn)電路，并對(duì)電路進(jìn)行功能仿真、時(shí)序仿真，驗(yàn)證通過后，根據(jù)FPGA的具體型號(hào)，手工分配引腳，確定輸入、輸出邏輯關(guān)系，將電路的編程文件下載到實(shí)驗(yàn)板，通過實(shí)驗(yàn)板上的開關(guān)提供輸入信號(hào)，通過LED、LCD的輸出狀態(tài)來驗(yàn)證電路設(shè)計(jì)的正確性。由于FPGA的型號(hào)不同，內(nèi)部的邏輯單元的種類、數(shù)量不同，同時(shí)實(shí)驗(yàn)板上的開關(guān)、LED、LCD等資源有限，使實(shí)驗(yàn)方案的設(shè)計(jì)、電路的設(shè)計(jì)也受到限制，只能滿足基本的教學(xué)需要。無法滿足對(duì)大型的、復(fù)雜的、綜合性的數(shù)字電路系統(tǒng)設(shè)計(jì)和實(shí)驗(yàn)要求。
　　以上方法都存在共同的不足之處，即實(shí)驗(yàn)設(shè)備、材料、資源有限。隨著技術(shù)的不斷發(fā)展，教學(xué)理論、實(shí)驗(yàn)內(nèi)容的不斷更新，現(xiàn)有設(shè)備面臨著落后、被淘汰的局面，無法滿足教學(xué)要求，會(huì)極大地影響教學(xué)工作。

　　二、虛擬實(shí)驗(yàn)室的建立

　　本文針對(duì)以上情況，提出虛擬實(shí)驗(yàn)教學(xué)方法，建立虛擬實(shí)驗(yàn)室，引入EDA仿真工具，開展虛擬和仿真實(shí)驗(yàn)教學(xué)理論、方法的研究與探討，目的在于解決資源不足、技術(shù)落后的問題，可以有效地保證教學(xué)的順利進(jìn)行。
　　數(shù)字電路虛擬實(shí)驗(yàn)室由一個(gè)學(xué)習(xí)網(wǎng)站和相關(guān)的學(xué)習(xí)系統(tǒng)模塊組成。網(wǎng)站提供一個(gè)具有用戶管理、教學(xué)資源和案例組織、學(xué)習(xí)環(huán)境建立、仿真實(shí)驗(yàn)等功能的平臺(tái)。其中的系統(tǒng)模塊由以下幾部分組成。
　　1.EDA學(xué)習(xí)
　　平臺(tái)中集成了Quartus Ⅱ、ModelSim、MATLAB、DSP Builder、SOPC Builder、Nios Ⅱ IDE等優(yōu)秀的EDA仿真工具，為數(shù)字電路理論學(xué)習(xí)、實(shí)驗(yàn)方案設(shè)計(jì)、數(shù)字電路設(shè)計(jì)、電路的功能和時(shí)序驗(yàn)證提供了良好的學(xué)習(xí)和實(shí)驗(yàn)的仿真環(huán)境。通過對(duì)這些工具的學(xué)習(xí)，可以提高學(xué)生數(shù)字電路設(shè)計(jì)和學(xué)習(xí)能力。
　　2.語言學(xué)習(xí)
　　數(shù)字電路的設(shè)計(jì)，除了采用原理圖的形式進(jìn)行描述以外，更多的是采用HDL硬件描述語言進(jìn)行設(shè)計(jì)，尤其是復(fù)雜的數(shù)字電路。平臺(tái)中提供了VHDL和Verilog HDL等硬件描述語言的學(xué)習(xí)環(huán)境，建立了大量的語言學(xué)習(xí)案例，給出了仿真結(jié)果，以方便學(xué)生的學(xué)習(xí)。
　　3.基本門電路學(xué)習(xí)
　　以數(shù)字電路中的基本門電路如與、或、非、與非、或非、異或、同或等為基礎(chǔ)，為學(xué)生提供數(shù)字電路學(xué)習(xí)和設(shè)計(jì)的基本知識(shí)、基本原理和簡(jiǎn)單電路的設(shè)計(jì)方法，使其掌握數(shù)字電路的實(shí)驗(yàn)、仿真、驗(yàn)證方法，為數(shù)字電路的學(xué)習(xí)打下堅(jiān)實(shí)的基礎(chǔ)。
　　4.組合電路學(xué)習(xí)
　　以數(shù)字電路中的觸發(fā)器、譯碼器、鎖存器、寄存器、計(jì)數(shù)器、選擇器、分配器、比較器、算術(shù)邏輯單元等中規(guī)模電路為基礎(chǔ)，培養(yǎng)學(xué)生分析、設(shè)計(jì)、實(shí)現(xiàn)中規(guī)模集成電路的能力，加深對(duì)數(shù)字電路理論的理解，為設(shè)計(jì)復(fù)雜的數(shù)字電路打好基礎(chǔ)。

　　5.同步時(shí)序電路學(xué)習(xí)
　　同步時(shí)序電路由組合邏輯和觸發(fā)器構(gòu)成，引入時(shí)鐘、時(shí)序的概念，以同步時(shí)序電路的基本結(jié)構(gòu)為基礎(chǔ)，介紹基本的設(shè)計(jì)步驟，如狀態(tài)圖、狀態(tài)表、狀態(tài)分配和化簡(jiǎn)、觸發(fā)器的選擇、輸出狀態(tài)的確定、輸出函數(shù)的推導(dǎo)等。由簡(jiǎn)到繁逐步學(xué)習(xí)同步時(shí)序電路的設(shè)計(jì)，由EDA工具對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真，驗(yàn)證時(shí)序電路設(shè)計(jì)的正確性。本模塊提供了寄存器、計(jì)數(shù)器、分頻器、脈沖發(fā)生器、脈沖檢測(cè)器、碼組變換器等多種時(shí)序電路的學(xué)習(xí)。
　　6.異步時(shí)序電路學(xué)習(xí)
　　異步時(shí)序電路分為脈沖異步和電位異步時(shí)序電路，其設(shè)計(jì)復(fù)雜而應(yīng)用遠(yuǎn)不及同步時(shí)序電路，在此只給出部分典型應(yīng)用案例，為異步電路的學(xué)習(xí)提供設(shè)計(jì)參考。
　　7.數(shù)字系統(tǒng)設(shè)計(jì)學(xué)習(xí)
　　提供完整的數(shù)字系統(tǒng)設(shè)計(jì)案例，如交通燈控制系統(tǒng)，求最值系統(tǒng)，數(shù)據(jù)采集系統(tǒng)、鍵盤、鼠標(biāo)驅(qū)動(dòng)系統(tǒng)，顯示驅(qū)動(dòng)、控制系統(tǒng)，攝像監(jiān)控系統(tǒng)，簡(jiǎn)單的工業(yè)各控制系統(tǒng)，等。給出數(shù)字系統(tǒng)的設(shè)計(jì)方法、技術(shù)、技巧，有助于學(xué)生對(duì)數(shù)字系統(tǒng)設(shè)計(jì)的理解和設(shè)計(jì)方法的掌握，培養(yǎng)學(xué)生對(duì)綜合數(shù)字系統(tǒng)的設(shè)計(jì)能力。
　　8.DSP、SOPC系統(tǒng)設(shè)計(jì)學(xué)習(xí)
　　提供數(shù)字信號(hào)處理（DSP）和片上系統(tǒng)（SOC）設(shè)計(jì)的理論學(xué)習(xí)、方案設(shè)計(jì)、仿真案例、實(shí)現(xiàn)方法、下載驗(yàn)證。建立了開放性、創(chuàng)新性的教學(xué)案例，給出了創(chuàng)新性的仿真試驗(yàn)方法和理論，有助于培養(yǎng)學(xué)生的創(chuàng)新能力。

　　三、教學(xué)案例的組織

　　虛擬實(shí)驗(yàn)室的建立能否成功，主要取決于教學(xué)資源的組織、新技術(shù)的應(yīng)用、教學(xué)內(nèi)容的安排、案例的構(gòu)建。其中案例的構(gòu)建至關(guān)重要，在滿足教學(xué)內(nèi)容、教學(xué)大綱要求的同時(shí)，既要考慮到新的理論、技術(shù)的發(fā)展，又要考慮到學(xué)生理論水平和接受能力，以多種形式組織教學(xué)案例，提高學(xué)習(xí)興趣，收到良好的教學(xué)效果。
　　數(shù)字電路的設(shè)計(jì)有自己的特點(diǎn)，信息的描述以文字、圖、表為主，看起來有些枯燥乏味。所以平臺(tái)中采用EDA工具，以彩色圖畫的形式顯示文字、圖、表，引入層次化的原理圖設(shè)計(jì)，采用多種描述語言，以邏輯函數(shù)表達(dá)式、真值表、原理圖、語言文檔、功能仿真圖、時(shí)序仿真圖等多種形來構(gòu)建教學(xué)案例，形式新穎、生動(dòng)有趣、寓教于樂，有助于提高學(xué)習(xí)興趣，保證教學(xué)任務(wù)的順利完成和教學(xué)質(zhì)量的提高。

　　四、虛擬仿真實(shí)驗(yàn)的實(shí)現(xiàn)過程

　　虛擬實(shí)驗(yàn)室的實(shí)現(xiàn)包括網(wǎng)站建設(shè)和學(xué)習(xí)系統(tǒng)的設(shè)計(jì)。在此重點(diǎn)介紹學(xué)習(xí)系統(tǒng)的設(shè)計(jì)。系統(tǒng)中采用流行的EDA工具Quartus、ModelSim等構(gòu)成虛擬實(shí)驗(yàn)環(huán)境，以虛擬的FPGA為載體，進(jìn)行實(shí)驗(yàn)方案和實(shí)驗(yàn)電路的設(shè)計(jì)、仿真、驗(yàn)證。采用EDA設(shè)計(jì)電路，修改、調(diào)試、驗(yàn)證方便快捷，作為數(shù)字電路設(shè)計(jì)、實(shí)驗(yàn)仿真驗(yàn)證的學(xué)習(xí)工具有著明顯的優(yōu)點(diǎn)。Quartus和ModelSim是優(yōu)秀的數(shù)字電路仿真軟件，是基于FPGA進(jìn)行電路設(shè)計(jì)的首選，在平臺(tái)中需要集成和配置才能取得最優(yōu)的效果，包括軟件的安裝、環(huán)境變量的設(shè)置、系統(tǒng)參數(shù)和返回信息的處理等。
　　數(shù)字電路設(shè)計(jì)的學(xué)習(xí)過程包括：邏輯功能的分析與確定、生成描述邏輯功能的邏輯函數(shù)并化簡(jiǎn)、原理圖設(shè)計(jì)及優(yōu)化、門電路選型、建立最優(yōu)邏輯電路、功能驗(yàn)證、時(shí)序驗(yàn)證、形成實(shí)際電路，由此虛擬實(shí)驗(yàn)的實(shí)現(xiàn)過程如下。
　　1.根據(jù)設(shè)計(jì)方案
　　確定數(shù)字電路設(shè)計(jì)文檔的輸入模式：原理圖描述、HDL描述、混合描述。
　　2.啟動(dòng)Quartus工具
　　建立工程項(xiàng)目并選擇FPGA的型號(hào)。由于Quartus中提供了各種大量的虛擬FPGA器件，幾乎可以滿足所有的數(shù)字電路系統(tǒng)的設(shè)計(jì)。充分利用這一資源，可以完全滿足虛擬實(shí)驗(yàn)室對(duì)目標(biāo)器件的需求。
　　3.輸入電路的設(shè)計(jì)文檔
　　可以采用原理圖輸入、HDL語言輸入，或兩者的混合輸入方式。對(duì)于復(fù)雜的數(shù)字電路，可以采用自頂向下或自底向上的層次化設(shè)計(jì)方法，將電路分成多個(gè)相對(duì)簡(jiǎn)單的子模塊。子模塊電路設(shè)計(jì)相對(duì)容易，設(shè)計(jì)、驗(yàn)證通過后，組合起來構(gòu)成完整的電路。
　　4.編譯工程項(xiàng)目
　　對(duì)項(xiàng)目進(jìn)行全程編譯，通過后生成測(cè)試激勵(lì)文件TestBench，修改測(cè)試文件加入輸入測(cè)試信號(hào)，將測(cè)試文件加到項(xiàng)目中并重新編譯。啟動(dòng)功能仿真和時(shí)序仿真，自動(dòng)進(jìn)入ModelSim仿真環(huán)境，觀察輸出波形文件，驗(yàn)證電路設(shè)計(jì)的正確性。
　　5.下載驗(yàn)證
　　如果有FPGA實(shí)驗(yàn)板，可以按照板上的資源，配置FPGA的具體型號(hào)，確定輸入、輸出引腳關(guān)系。在Quartus中指定相應(yīng)的引腳，重新編譯生成編程下載文件。文件下載到實(shí)驗(yàn)板后，通過改變輸入信號(hào)、觀察輸出信號(hào)狀態(tài)的變化，來驗(yàn)證電路設(shè)計(jì)的正確性。如果沒有實(shí)驗(yàn)板，通過虛擬實(shí)驗(yàn)完全可以滿足數(shù)字電路學(xué)習(xí)和設(shè)計(jì)的需要。

　　五、測(cè)試和結(jié)論

　　整個(gè)平臺(tái)包括網(wǎng)站建設(shè)、EDA工具的集成、學(xué)習(xí)系統(tǒng)的設(shè)計(jì)。涉及到多種EDA技術(shù)的集成，對(duì)系統(tǒng)的穩(wěn)定性、可靠性要求較高。為了達(dá)到設(shè)計(jì)要求進(jìn)行了專門測(cè)試。虛擬實(shí)驗(yàn)室的建立，學(xué)習(xí)系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)，豐富教學(xué)手段的同時(shí)，提供了大量的教學(xué)案例，將數(shù)字電路中的多門課程集成和優(yōu)化，可以滿足教學(xué)要求，通過網(wǎng)絡(luò)訪問平臺(tái)，達(dá)到遠(yuǎn)程學(xué)習(xí)目的，可節(jié)省實(shí)驗(yàn)室空間，方便教學(xué)任務(wù)的實(shí)施，有較高的應(yīng)用價(jià)值。

上一頁  [1] [2] 

【淺談數(shù)字電路虛擬實(shí)驗(yàn)教學(xué)方法應(yīng)用研究】相關(guān)文章：

淺談虛擬現(xiàn)實(shí)藝術(shù)在藝術(shù)設(shè)計(jì)專業(yè)中的教學(xué)方法12-11

淺談藥理學(xué)實(shí)驗(yàn)課教學(xué)方法探索與改革論文11-22

淺談病理學(xué)教學(xué)方法03-06

淺談高中化學(xué)教學(xué)方法12-02

淺談中學(xué)美術(shù)的教材與教學(xué)方法11-18

基于虛擬現(xiàn)實(shí)技術(shù)的電子商務(wù)應(yīng)用研究11-16

淺談基于知識(shí)的網(wǎng)格技術(shù)應(yīng)用研究11-20

淺談中職電工實(shí)習(xí)教學(xué)方法的應(yīng)用12-12

一題多解教學(xué)方法淺談03-02