串行通信接口可靠性的研究論文
摘要:針對目前市場上對電子產(chǎn)品的可靠性要求越來越高的趨勢，提出了采用優(yōu)秀的電路板布局和良好的軟件設(shè)計來提高通信接口可靠性的方法.首先介紹了提高串行通信系統(tǒng)可靠性的通用系統(tǒng)設(shè)計規(guī)則;然后重點(diǎn)介紹了通用串行通信接口的問題和各自的解決方案;最后給出了使用DSP來實(shí)現(xiàn)高可靠性串行通信的方案.
關(guān)鍵詞:串行通信;噪聲;傳輸線
0引言
由于產(chǎn)品技術(shù)性能和結(jié)構(gòu)要求等方面的提高，使得其可靠性問題愈顯突出.如果沒有可靠性保證，高性能指標(biāo)是沒有任何意義的.國外的電氣公司與各種國際機(jī)構(gòu)(如lEE、IEEE等)對可靠性都很重視.而國內(nèi)的電子廠商對可靠性的重視則不夠，導(dǎo)致大量產(chǎn)品出現(xiàn)返修，在客戶現(xiàn)場頻頻報錯，MTBF<1年，使企業(yè)的服務(wù)成本居高不下，占企業(yè)銷售額的10%，甚至達(dá)到20%.提高產(chǎn)品的可靠性，除了在物料采購和生產(chǎn)維護(hù)現(xiàn)場采取措施外，正確合理的設(shè)計方法是最重要的.
據(jù)統(tǒng)計，降低串行通信接口可靠性的主要原因是電路板布局.串行通信接口主要是邊沿觸發(fā)的狀態(tài)機(jī)，也就是說，每當(dāng)在時鐘線上出現(xiàn)1個有效的邊沿時，狀態(tài)機(jī)就被觸發(fā).當(dāng)在串行接口達(dá)到有效電壓時，則認(rèn)為有效沿產(chǎn)生.對于5 V電源來說，2.5 V為有效電壓;
對于3.3 V電源來說，1.3 V為有效電壓.如果串行時鐘設(shè)置為上升沿觸發(fā)(在控制寄存器中設(shè)置)，當(dāng)串行時鐘上的電壓由低于有效電壓上升到高于有效電壓時，有效的觸發(fā)邊沿產(chǎn)生.如果串行時鐘設(shè)置為下降沿觸發(fā)，當(dāng)串行時鐘上的電壓由高于有效電壓下降到低于有效電壓時，有效的觸發(fā)邊沿產(chǎn)生.
1串行通信故障類型
1.1串行時鐘上的噪聲有許多的設(shè)計問題會導(dǎo)致串行時鐘上的噪聲.該噪聲會在1個時鐘周期內(nèi)多次越過時鐘上的有效電壓，有時具有大的信號反射，引起串行時鐘在每個時鐘周期內(nèi)多次越過有效電壓.這樣串行通信上的`狀態(tài)機(jī)就會在1個時鐘周期內(nèi)2次采樣串行數(shù)據(jù)線，導(dǎo)致采樣數(shù)據(jù)錯誤.如果進(jìn)行了合適的補(bǔ)償，在每個時鐘周期內(nèi)進(jìn)行1次數(shù)據(jù)采樣，則數(shù)據(jù)正常.下面介紹2種主要的補(bǔ)償措施.
1)解耦VCC和GND管腳.在每個VCC和GND管腳之間放置一0.1 UF電容，這會使串行接口電源免受電源線上干擾的影響.VCC和GND上大的干擾會使處理器程序跳轉(zhuǎn)到不確定的狀態(tài)，導(dǎo)致處理器死機(jī).
這些電容離VCC和GND管腳越近越好.圖1是一種良好的布局，解耦電容離管腳近.
圖1良好的布局
2)硬件結(jié)構(gòu)(PCB和布線).
當(dāng)串行通信線過長時需要采取一些反射補(bǔ)償措施.
1.2串行數(shù)據(jù)錯誤
1)收發(fā)數(shù)據(jù)錯誤.首先要確定串行通信器件工作正常.如果是收到錯誤數(shù)據(jù)，則有可能是與之通信的設(shè)備發(fā)送的數(shù)據(jù)是錯誤的.如果這樣，要確認(rèn)一下產(chǎn)生的信號為無干擾信號，并且達(dá)到了時序要求.串行通信結(jié)構(gòu)如圖2所示.
2)數(shù)據(jù)移位錯誤.當(dāng)串行接口2接收到串行接口1發(fā)送數(shù)據(jù)的移位版本時，通常是因為信號的同步問題，即發(fā)送了未同步的數(shù)據(jù)或是因為串行時鐘上的噪聲.從串行接口1發(fā)送到串行接口2的8位數(shù)據(jù)移位的實(shí)例如表1所示.
表1數(shù)據(jù)移位
3)串行接口沒有反應(yīng).當(dāng)串行接口沒有使能時，接口信號線為三態(tài)中的高阻態(tài).
4)串行端口上無效的電平.當(dāng)2臺設(shè)備都想驅(qū)動該串行接口時，就會出現(xiàn)無效電平的情況.當(dāng)1臺設(shè)備設(shè)定端口為高電平而另外1臺設(shè)備設(shè)定端口為低電平時，端口上的電壓將會是VCC和GND之間一不確定的值.同時這樣也會損害某一設(shè)備.
5)端口線上的噪聲.
2故障解決辦法
DSP的串行接口對系統(tǒng)外的噪聲非常敏感.噪聲包括信號線上的反射噪聲、長傳輸線的信號質(zhì)量下降和信號干擾.任何通信接口上的超過3～4英寸的傳輸線在高頻情況下都被看做傳輸線，必須采取措施降低噪聲，否則將導(dǎo)致接口發(fā)送或接收到錯誤的數(shù)據(jù).因此，對于故障的解決，除了良好的電路板布局和設(shè)計規(guī)則外，應(yīng)在信號傳輸線上增加一串聯(lián)電阻，并盡量靠近信號的發(fā)生端.電阻典型值為20～100Ω，具體值由信號線的長度和信號線的特性阻抗決定.
如果信號線上總的電氣延時大于6倍的信號源上升或下降時間，則該信號需要重新設(shè)計.信號線網(wǎng)絡(luò)的延時粗略計算為0.180 ns/inch和2 pf/inch.
例1某一信號源驅(qū)動6個負(fù)載，每個負(fù)載8pF，負(fù)載為星型連接，最長的傳輸路徑為15英寸.驅(qū)動器的輸出阻抗為10Ω，信號源的上升和下降時間最大為2 ns.
總的信號延時為
0.180×15=2.7 ns總的RC負(fù)載延時為(8 pF×6+15×2 pF)×10Ω=0.780 ns信號延時與上升時間的比值為3.48 ns/2 ns=1.74.比值小于6，信號正常.
例2某一信號源驅(qū)動6個負(fù)載，每個負(fù)載8 pF，負(fù)載為星型連接，最長的傳輸路徑為30英寸.驅(qū)動器的輸出阻抗為15Ω，信號源的上升和下降時間最大為1 ns.
則總的信號延時為
0.180×30=5.4 ns的RC負(fù)載延時為(8 pF×6+30×2 pF)×15Ω=1.62 ns信號延時與上升時間的比值為(5.4+1.62)ns/1 ns=7.02.比值大于6，信號會引起反射問題，必須重新設(shè)計.
對于串聯(lián)電阻，電阻值應(yīng)該是PWB特性阻抗減去驅(qū)動器的輸出阻抗.比如PWB為50Ω，驅(qū)動器為10Ω，則靠近驅(qū)動器的串聯(lián)電阻應(yīng)該是40Ω.
3實(shí)現(xiàn)方案
采用TI公司的DSP TMS320LF2407A來實(shí)現(xiàn)串行接口的通信.該DSP包含一高速同步串行IO口，允許長度可編程的串行位流，以可編程的位傳輸速度移入或移出器件.
采用有延時的上升沿時鐘方案，串行接口在上升沿之前的半個周期發(fā)送數(shù)據(jù)，在信號上升沿接收數(shù)據(jù)，工作于從動模式(通過控制寄存器配置).數(shù)據(jù)從SO-MI引腳移出并且由SIMO引腳輸入;CLK作為串行移位時鐘的輸入.當(dāng)主控制器的CLK信號為合適的邊沿時，寫入到發(fā)送寄存器的數(shù)據(jù)將被傳送到網(wǎng)絡(luò).為了接收數(shù)據(jù)，串行接口需等待主控制器送出的CLK信號，然后將SIMO引腳上的數(shù)據(jù)移入到接收寄存器.如果從控制器也發(fā)送數(shù)據(jù)，則必須在CLK信號開始之前把數(shù)據(jù)寫到發(fā)送寄存器中.以下是串行通信接口的初始化代碼:MCRB=MCRB|SET2|SET3|SET4|SET5;//SPI功能IO4結(jié)束語串行通信是目前非常通用的通信方式，它占用較少的IO口線，成本低.介紹了串行通信常見的一些降低可靠性的設(shè)計方法和改進(jìn)措施.采用所介紹的增加可靠性的措施并且使用了所給出的代碼來實(shí)現(xiàn)串行通信方案，系統(tǒng)可靠，能使產(chǎn)品的可靠性參數(shù)提高到MT-BF=3年.
參考文獻(xiàn)
[1]王念旭.DSP基礎(chǔ)與應(yīng)用系統(tǒng)設(shè)計[M].北京:北京航空航天大學(xué)出版社，2001.
[2]劉和平.TMS320LF40X DSP結(jié)構(gòu)原理及應(yīng)用[M].北京:北京航空航天大學(xué)出版社，2006.
[3]張雄偉.DSP芯片的原理與應(yīng)用[M].北京:電力工業(yè)出版社，1997.
【串行通信接口可靠性的研究論文】相關(guān)文章：