基于編碼投切的功率因數(shù)補(bǔ)償設(shè)計(jì)

全部作者： 李器 第1作者單位： 武漢理工大學(xué)信息工程學(xué)院 論文摘要： 緊扣節(jié)能的時(shí)代主題，針對(duì)功率因數(shù)是影響電網(wǎng)質(zhì)量的重要因素，提出1套切實(shí)可行的功率因數(shù)補(bǔ)償方案。提高系統(tǒng)的可靠性，簡(jiǎn)化結(jié)構(gòu)，通過(guò)編碼投切，提高功率因數(shù)補(bǔ)償所帶來(lái)的經(jīng)濟(jì)效益。 關(guān)鍵詞： 功率因數(shù)，編碼投切，節(jié)能 (瀏覽全文) 發(fā)表日期： 2008年03月14日 同行評(píng)議：

（暫時(shí)沒(méi)有）

綜合評(píng)價(jià)： （暫時(shí)沒(méi)有） 修改稿：

【基于編碼投切的功率因數(shù)補(bǔ)償設(shè)計(jì)】相關(guān)文章：

基于DIRECTSHOW技術(shù)的MPEG4編碼IP視頻監(jiān)控系統(tǒng)的設(shè)計(jì)03-07

基于網(wǎng)絡(luò)編碼的無(wú)線網(wǎng)絡(luò)技術(shù)03-17

基于自編碼神經(jīng)網(wǎng)絡(luò)建立的搜索信息模型03-11

Tunstall編碼與自適應(yīng)編碼算法03-07

基于嵌入式Linux的終端AVI視頻編碼器的實(shí)現(xiàn)03-07

擴(kuò)頻系統(tǒng)中卷積編碼的Verilog設(shè)計(jì)與仿真03-07

基于VHDL的DDS的設(shè)計(jì)與分析03-07

基于Ajax技術(shù)的網(wǎng)站設(shè)計(jì)03-08

基于EDA技術(shù)的FPGA設(shè)計(jì)03-18