基于FPGA的IPV6數(shù)字包配置實(shí)現(xiàn)

全部作者： 許文建 李曉 周雷 第1作者單位： 中國礦業(yè)大學(xué)信電學(xué)院 論文摘要： 本文介紹了1種運(yùn)用FPGA將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分分離并重新封裝的方法。利用該方法，可以使IPV6數(shù)據(jù)包的拆裝處理速度達(dá)到2Gbit/s以上。 關(guān)鍵詞： FPGA，IPV6數(shù)據(jù)包拆裝，F(xiàn)IFO (瀏覽全文) 發(fā)表日期： 2007年10月11日 同行評(píng)議：

作者對(duì)于文章所述內(nèi)容的原理描述較為清晰，文章的總體結(jié)構(gòu)尚可。建議將以下幾個(gè)問題進(jìn)行修改： 1 應(yīng)針對(duì) FPGA做1些介紹，否則，讀者不知為何參與該技術(shù)； 2 圖中所有英文名字應(yīng)刪除（有些多余）； 3 counter3的取值范圍在個(gè)別地方有問題，甚至于出現(xiàn)錯(cuò)誤，必須做相應(yīng)修改； 4 圖4和圖5部分的說明略顯簡(jiǎn)單，建議增加敘述； 5 個(gè)別地方有些口語化，請(qǐng)認(rèn)真修改； 6 Abstract部分不夠?qū)�業(yè)，做修改。 　

綜合評(píng)價(jià)： 修改稿： 注：同行評(píng)議是由特聘的同行專家給出的評(píng)審意見，綜合評(píng)價(jià)是綜合專家對(duì)論文各要素的評(píng)議得出的數(shù)值，以1至5顆星顯示。

【基于FPGA的IPV6數(shù)字包配置實(shí)現(xiàn)】相關(guān)文章：

基于FPGA的HDLC通信模塊的實(shí)現(xiàn)05-14

基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)03-19

基于微處理器的FPGA配置方案03-07

基于FPGA的TS over lP的設(shè)計(jì)與實(shí)現(xiàn)03-21

基于數(shù)字移相的高精度脈寬測(cè)量系統(tǒng)及其FPGA實(shí)現(xiàn)03-18

數(shù)字下變頻技術(shù)的研究及其FPGA實(shí)現(xiàn)03-07

數(shù)字頻率合成器的FPGA實(shí)現(xiàn)03-07

基于FPGA實(shí)現(xiàn)FIR濾波器的研究03-18

基于FPGA的指紋特征點(diǎn)集匹配的設(shè)計(jì)與實(shí)現(xiàn)03-07