- 相關(guān)推薦
ISP技術(shù)在高速數(shù)據(jù)采集模塊中的應(yīng)
摘要:提出了一種基于ISP技術(shù)實現(xiàn)高速數(shù)據(jù)采集的方法,給出了使用VHDL語言和原理圖完成數(shù)據(jù)采集模塊中地址發(fā)生器和比較電路的部分邏輯設(shè)計,只要將所設(shè)計的程序下載到可編程器件ispLSI2032中即可實現(xiàn)預(yù)期功能。同時,ispLSI2032器件的高密度和可編程性也提高了硬件電路的集成性、可靠性及保密性。隨著深亞微米及納米半導(dǎo)體制造技術(shù)的進步,可編程邏輯器件在電路設(shè)計中的應(yīng)用已十分廣泛。ISP(在系統(tǒng)可編程)器件是先進的可編程器件,它的優(yōu)點是不需要編程器即可直接對安裝在用戶目標板上的ISP器件進行編程,而且編程、調(diào)試都很方便。當產(chǎn)品升級換代時,只要通過軟件對ISP器件重新編程即可,便可使其具有新的邏輯功能,而不需要增加硬件投入。
目前,ISP芯片內(nèi)部資源越來越多,速度也越來越快,開發(fā)的軟件功能也更加完善。VHDL就是隨著PLD發(fā)展起來的一種硬件描述語言,是一種應(yīng)用于電路設(shè)計的高層次描述語言。本文將介紹一種在高速數(shù)據(jù)采集模塊中部分電路采用ISP技術(shù)進行設(shè)計的方法。
1 高速數(shù)據(jù)采集模塊的實現(xiàn)
高速數(shù)據(jù)采集模塊的系統(tǒng)框圖如圖1所示。圖中的ispLSI2032是整個數(shù)據(jù)采集系統(tǒng)的控制核心?它內(nèi)部包括了地址信號產(chǎn)生、鎖存、ADC轉(zhuǎn)換數(shù)據(jù)的比較、數(shù)據(jù)存儲器的讀寫控制以及大部分控制邏輯?晶振電路產(chǎn)生的12MHz時鐘可直接在is-pLSI2032內(nèi)部進行2分頻以得到6MHz的采樣時鐘。高速數(shù)據(jù)緩存部分由兩片SRAM構(gòu)成?該SRAM可提供自己的地址線、數(shù)據(jù)線和控制線。兩個端口可分別與ispLSI2032和單片機的P0口連接。用is-pLSI2032可遞增RAM的地址?同時可提供寫入脈沖以將A/D轉(zhuǎn)換數(shù)據(jù)寫入RAM。當A/D轉(zhuǎn)換的數(shù)據(jù)超出某一上下限時,系統(tǒng)會將地址數(shù)據(jù)寫入is-pLSI2032內(nèi)部的鎖存器中?并在其后打開鎖存,同時將地址送到單片機的P0口,單片機由此地址讀出RAM中相應(yīng)地址的數(shù)據(jù),并通過RS232口傳送到PC機或其它外設(shè)。
圖2所示是該數(shù)據(jù)采集系統(tǒng)的基本硬件電路圖。圖中的A/D轉(zhuǎn)換芯片選用的是美國MAXIM公司的12位A/D轉(zhuǎn)換器MAX120,它有全控制模式、獨立模式、慢存儲模式、ROM模式和連續(xù)轉(zhuǎn)換模式5種工作模式。在此電路中,MAX120工作于連續(xù)轉(zhuǎn)換模式, 由于MAX120芯片的MODE=DGND,因此,它的INT/BUSY為BUSY輸出。單片機啟動轉(zhuǎn)換時,INT/BUSY變?yōu)榈碗娖,同時將INT0(P3.2)置低,以使計數(shù)器的計數(shù)狀態(tài)與MAX120的INT/BUSY信號一致,也就是說,每轉(zhuǎn)換完一次,計數(shù)器就加以產(chǎn)生新的存儲器地址;轉(zhuǎn)換結(jié)束后,INT/BUSY轉(zhuǎn)變?yōu)楦唠娖剑瑪?shù)據(jù)在引腳D0~D11處有效,此時WE信號為低,存儲器寫端口打開,并將ADC所轉(zhuǎn)換的數(shù)據(jù)寫入與計數(shù)器所產(chǎn)生地址對應(yīng)的存儲單元。繼而INT/BUSY信號再次變低, MAX120進入下一次轉(zhuǎn)換。直到采集的數(shù)據(jù)超出某一上下限,ADC模塊中的比較器產(chǎn)生一信號使單片機外部中斷,進而轉(zhuǎn)入中斷數(shù)據(jù)處理。其后單片機將讀取存儲在鎖存器中的地址信號,并將其存儲;同時由此地址讀出存儲在存儲器中的超出上下限的數(shù)據(jù)。單片機定時取數(shù)時,先將INT0(P3.2)置高,此時地址產(chǎn)生器的累加由單片機控制(通過T0口,即P3.4)。單片機控制計數(shù)器重新計數(shù)并產(chǎn)生地址數(shù)據(jù),產(chǎn)生的地址送到單片機P0口,并由此地址讀取存儲器中相應(yīng)地址的數(shù)據(jù),最后通過RS232口傳送到PC或其它外設(shè)。
圖2
2 ispLSI2032 的結(jié)構(gòu)原理
2.1 ispLSI2032的主要結(jié)構(gòu)
ispLSI2032的結(jié)構(gòu)主要包括全局布線區(qū)、萬能邏輯模塊、輸出布線區(qū)、輸入總線和巨塊五個部分。其中全局布線區(qū)(Global Routing Pool)位于芯片中央,它將所有片內(nèi)邏輯聯(lián)系在一起,其輸入輸出之間的延遲是恒定和可預(yù)知的。GRP在延時恒定并且可預(yù)知的前提下,提供了完善的片內(nèi)互連性能。這種獨特的互連性保證了芯片的高性能,從而可容易地實現(xiàn)各種復(fù)雜的設(shè)計。
萬能邏輯模塊是該器件的基本邏輯單元,它由邏輯陣列、乘積項共享陣列、輸出邏輯宏單元和控制邏輯組成。當乘積項共享陣列將乘積項分配給或門后,可通過一個可編程的與/或/異或陣列輸出來控制該單元中的觸發(fā)器,從而使乘積項的共享更加靈活。每個輸出邏輯宏單元有專用的觸發(fā)器,每個觸發(fā)器與其它可組態(tài)電路的連接類似GAL的OLMC,也可以被設(shè)置為組合輸出或寄存器輸出。片內(nèi)靈活的時鐘分配網(wǎng)絡(luò)可進一步加強GLB的能力。每一個GLB的時鐘信號既可選用全局同步時鐘,也可選用片內(nèi)生成的異步乘積項時鐘。
輸出布線區(qū)是介于GLB和IOC之間的可編程互連陣列,通過對該區(qū)的編程可以將任一個GLB輸出靈活地送到I/O端口的某一個上,以便在不改變外部管腳排列的情況下,修改片內(nèi)邏輯電路的結(jié)構(gòu)。
輸入輸出單元(Input Output Cell)中的輸入、輸出或雙向信號與具體的I/O引腳相連接,可以構(gòu)成輸入、輸出、三態(tài)輸出的I/O口。
巨塊是GLB及其對應(yīng)的ORP、IOC的總稱。Is-pLSI2032中有兩個巨塊,通常分布在全局布線區(qū)的兩側(cè)。每個巨塊均包含GLB、I/O口和專用輸入端,其中專用輸入端不經(jīng)鎖存器即可直接輸入。它們均可在軟件分配下供本巨塊內(nèi)的GLB使用。
2.2 ispLSI2032的工作過程
外部信號一般通過I/O單元引導(dǎo)全局布線區(qū),全局布線區(qū)主要完成任意I/O端到任意GLB的互連、任意GLB間的互連以及各輸入I/O信號到輸出布線區(qū)的連接。器件的所有功能均可由一個GLB或多個GLB級聯(lián)完成。在設(shè)計中,筆者使用的是ispLEVER軟件,它包含有Lattice編譯器、頂層項目管理器、設(shè)計輸入編輯器等?同時還包括Lattice門級功能和實時仿真器,因而能夠?qū)υ韴D、VHDL或Abel-HDL語言進行仿真?其設(shè)計流程如圖3所示。
【ISP技術(shù)在高速數(shù)據(jù)采集模塊中的應(yīng)】相關(guān)文章:
局域網(wǎng)數(shù)據(jù)庫環(huán)境下數(shù)據(jù)采集及處理05-08
高性能數(shù)據(jù)采集系統(tǒng)芯片LM12H458及其應(yīng)用05-28
應(yīng)如何評定農(nóng)民技術(shù)職稱05-05
試論存貨審計中應(yīng)關(guān)注的審計程序05-08
網(wǎng)絡(luò)經(jīng)濟數(shù)據(jù)挖掘在工商管理中的應(yīng)用論文07-29
生物技術(shù)在制藥中的運用04-19
模塊化開題報告范文10-24
對于網(wǎng)技術(shù)在高速公路機電系統(tǒng)的應(yīng)用前景論文04-21