- 相關(guān)推薦
CPLD器件的在系統(tǒng)動(dòng)態(tài)配置
摘要：介紹一種利用微控制器動(dòng)態(tài)配置CPLD器件的方法。將配置文件存放在存儲(chǔ)器中，配置文件中的控制代碼驅(qū)動(dòng)在微處理器中運(yùn)行的配置引擎；將配置文件中的配置信息通過(guò)JTAG口移入CPLD，實(shí)現(xiàn)器件的動(dòng)態(tài)配置；通過(guò)更換存儲(chǔ)器中配置文件，達(dá)到同一器件實(shí)現(xiàn)不同功能的目的。這種方法為嵌入式系統(tǒng)升通讀重構(gòu)提供了一種新的思路，將來(lái)一定會(huì)得到廣泛應(yīng)用。引言
隨著應(yīng)用的不斷深入，嵌入式系統(tǒng)升級(jí)的問(wèn)題擺在了人們面前。在這種背景下ISP技術(shù)應(yīng)運(yùn)而生。
在系統(tǒng)可編程ISP（In Ststem Programmability）技術(shù)是指能對(duì)器件、電路甚至整個(gè)系統(tǒng)進(jìn)行現(xiàn)場(chǎng)升級(jí)和功能重構(gòu)的技術(shù)。這種重構(gòu)可以在實(shí)驗(yàn)開(kāi)發(fā)過(guò)程中、制造過(guò)程中，甚至是在交付用戶使用之后進(jìn)行；而整個(gè)在系統(tǒng)可編程設(shè)計(jì)的最后一個(gè)步驟，也是最關(guān)鍵的步驟，也是最關(guān)鍵的步驟，就是器件的配置。配置過(guò)程加載設(shè)計(jì)規(guī)定的編程數(shù)據(jù)到器件中，以定義器件內(nèi)部功能塊及其互連，從而實(shí)現(xiàn)器件功能的重構(gòu)升級(jí)。
當(dāng)然ISP配置方式是多種多樣的，其中計(jì)算機(jī)加下載線就是最常見(jiàn)的配置器件的方法；但是這個(gè)方法需要計(jì)算機(jī)配合，對(duì)嵌入式系統(tǒng)來(lái)說(shuō)不太實(shí)用，因此需要一個(gè)更加方便靈活的配置方案。Lattice公司CPLD器件不僅具有ISP功能，同時(shí)融合引腳鎖定功能和JTAG技術(shù)，使得拋棄計(jì)算機(jī)而使用微控制器在系統(tǒng)配置、修改、升級(jí)CPLD器件成為可能。特別是引腳鎖定功能，實(shí)現(xiàn)了真正意義上的“動(dòng)態(tài)”配置。采用引腳鎖定技術(shù)，將配置前引腳狀態(tài)鎖定，配置完成以后各個(gè)引腳仍能保持配置前狀態(tài)。本文介紹一個(gè)用微控制器在系統(tǒng)配置Lattice MACH4000系列CPLD器件的方案。
圖1
1 原理
ISP器件要實(shí)現(xiàn)配置，除了ISP器件的硬件系統(tǒng)中要提供正確的ISP接口以外，還需要有配置文件和配置工具。
（1）配置接口
Lattice公司為器件提供了ISP接口和JTAG接口。
ISP接口是Lattice公司自行開(kāi)發(fā)設(shè)計(jì)的，具有如下引腳定義：
SDI——數(shù)據(jù)輸入和狀態(tài)機(jī)控制；
MODE——和SDI一起控制狀態(tài)機(jī)；
MODE——和SDI一起控制狀態(tài)機(jī)；
SCLK——時(shí)鐘輸入；
SDO——數(shù)據(jù)輸出，可選引腳；
IspEN——工作模式和配置模式選擇，同時(shí)還有一個(gè)ISP狀態(tài)機(jī)，包含3個(gè)狀態(tài)，由MODE和SDI控制狀態(tài)機(jī)所處技術(shù)，在Shift狀態(tài)通過(guò)SDI移入命令，在Execute狀態(tài)執(zhí)行命令。
聯(lián)合測(cè)試行動(dòng)小組JTAG（Joint Test Action Group）在20世紀(jì)80年代中期制定了邊界掃描技術(shù)，在1990年被修改后成為IEEE的一個(gè)標(biāo)準(zhǔn)——IEEE1149.1-1990。這個(gè)標(biāo)準(zhǔn)即為JTAG。邊界掃描技術(shù)最初發(fā)展鹽業(yè)，是為了測(cè)試電路各個(gè)IC器件之間的互邊是否正確。隨著ISP發(fā)展，許多生產(chǎn)廠商利用JTAG規(guī)定的四條引腳的測(cè)試存取口作為ISP的開(kāi)發(fā)平臺(tái)，使得ISP也變得有標(biāo)準(zhǔn)可循，給用戶帶來(lái)了極大方便，于是JTAG在其權(quán)限內(nèi)把ISP性能擴(kuò)充到了IEEE1149.1中。發(fā)展到現(xiàn)在可以這樣說(shuō)，IEEE1149.1標(biāo)準(zhǔn)為我們提供了一條簡(jiǎn)單的串行接口，將那些具有JTAG接口的器件串接在一打掃描鏈中。通過(guò)這個(gè)接口既能實(shí)現(xiàn)ISP又能實(shí)現(xiàn)測(cè)試。
IEEE1149.1標(biāo)準(zhǔn)對(duì)邊界掃描結(jié)構(gòu)的定義包括4個(gè)基本單元：4個(gè)引腳的測(cè)試存取口TAP（Test Access Port）、數(shù)據(jù)寄存器、指令寄存器和TAP控制器。TAP引腳定義如下：TCK為測(cè)試時(shí)鐘輸入，TDI為測(cè)試數(shù)據(jù)輸入，TDO為測(cè)試數(shù)據(jù)輸出，TMS為測(cè)試模式選擇。數(shù)據(jù)寄存器包含兩種BYPASS寄存器和BSR（Boundary Scan Register）寄存器，其中BSR由BSC（Boundary Scan Cell）串聯(lián)而成，正是通過(guò)BSC才把來(lái)自于TAP的數(shù)據(jù)移入ISP芯片內(nèi)部邏輯。另外TAP控制器作為一個(gè)有限狀態(tài)機(jī)，共有16個(gè)狀態(tài)。它控制著測(cè)試存取口、指令寄存器和數(shù)據(jù)寄存器。TAP控制器如圖1所示。
通過(guò)TCK、TMS控制TAP控制器的狀態(tài)。當(dāng)TAP控制器處于Shift-IR狀態(tài)時(shí)，TDI口進(jìn)入的指令被移進(jìn)指令寄存器；當(dāng)TAP控制器入于Update-IR狀態(tài)時(shí)，指令寄存器的指令有效。根據(jù)這個(gè)原理，通過(guò)控制此狀態(tài)機(jī)，將配置信息移入器件內(nèi)。另外，TAP測(cè)試存取口4個(gè)引腳有嚴(yán)格的時(shí)序要求，如圖2所示。
其中TMS、TDI在TCK上升沿有效，TDO在TCK下降沿有效。要想通過(guò)JTAG口實(shí)現(xiàn)ISP或者測(cè)試，都必須遵守這些時(shí)序要求。
通過(guò)對(duì)兩種接口的研究發(fā)現(xiàn)，它們均能實(shí)現(xiàn)ISP，然而JTAG口的測(cè)試功能以及與其它具有JTAG口器件之間的靈活的連接性顯得更有優(yōu)勢(shì)，這也使得Lattice公司認(rèn)識(shí)到了ISP接口的局限，因此在它后來(lái)開(kāi)發(fā)生產(chǎn)的新器件中都采用了JTAG。在本方案中用到的LatticeMACH4000系列CPLD器件，運(yùn)行頻率最高達(dá)400MHz，待機(jī)電流僅為20μA，宏單元數(shù)目最高達(dá)1024個(gè)，引腳到引腳延時(shí)2.5ns，在系統(tǒng)配置要用JTAG接口。
圖2
（2）配置文件
在進(jìn)行配置前需要得到一個(gè)JED文件，也就是我們所說(shuō)的熔絲圖文件。在這個(gè)文件里包含了相應(yīng)器件的配置信息，即該器件內(nèi)部互連邏輯。在開(kāi)發(fā)環(huán)境ispLEVER3.0里按照自上而下的順序進(jìn)行邏輯設(shè)計(jì)，經(jīng)過(guò)行為仿真和時(shí)序仿真后，開(kāi)發(fā)環(huán)境將生成這個(gè)熔絲圖文件。除了JED文件，另外還需要一個(gè)能說(shuō)明菊花花鏈組成順序的.xcf文件。特別是當(dāng)系統(tǒng)中有多個(gè)ISP器件且組成菊花鏈進(jìn)行配置時(shí)，通過(guò)這個(gè)文件將分散在各個(gè)器件內(nèi)部的JTAG鏈按照先后順序組成一條系統(tǒng)級(jí)的掃描鏈，下載工具通過(guò)這個(gè)文件里的信息決定當(dāng)前TDI上的數(shù)據(jù)是哪個(gè)器件的數(shù)據(jù)。有了這2個(gè)文件以后就可以通過(guò)下載工具進(jìn)行器件配置了。
（3）配置工具
Lattice公司在PC和Workstation平臺(tái)提供的下載工具叫IspVM。通過(guò)這個(gè)下載軟件加上下載線可以實(shí)現(xiàn)器件配置。另外，Lattice在業(yè)界首創(chuàng)的利用系統(tǒng)板上的微控制器或微處理器進(jìn)行編程的嵌入式、多供應(yīng)商、單鏈、在系統(tǒng)可編程工具IspVM EMBEDDED，作為一種軟件實(shí)現(xiàn)，一旦在微控制器或處理器安裝成功，系統(tǒng)將有能力直接通過(guò)電路板上的處理器對(duì)板上所有可編程邏輯器件進(jìn)行編程或再編程，而無(wú)需使用下載電費(fèi)或人
【CPLD器件的在系統(tǒng)動(dòng)態(tài)配置】相關(guān)文章：
一個(gè)嵌入式系統(tǒng)的Petri網(wǎng)模型與CPLD實(shí)現(xiàn)05-29
談如何構(gòu)建動(dòng)態(tài)生成的英語(yǔ)課堂08-20
高新技術(shù)產(chǎn)品動(dòng)態(tài)競(jìng)爭(zhēng)上風(fēng)分析06-02
會(huì)計(jì)審計(jì)研究若干國(guó)際動(dòng)態(tài)06-03
前臺(tái)mis治理系統(tǒng)06-04
績(jī)效治理系統(tǒng)及作用06-05
綜合布線系統(tǒng)概述09-22
項(xiàng)目管理系統(tǒng)開(kāi)題報(bào)告06-30
供給鏈系統(tǒng)的柔性性能06-03