用Verilog HDL實現(xiàn)I2C總線功能

時間：2022-06-01 12:39:47 理工畢業(yè)論文我要投稿

相關(guān)推薦

摘要：簡述了I2C總線的特點；介紹了開發(fā)FPGA時I2C總線模塊的設(shè)計思想；給出并解釋了用Verilog HDL實現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時序圖。

開發(fā)FPGA時，利用EDA工具設(shè)計芯片實現(xiàn)系統(tǒng)功能已經(jīng)成為支撐電子設(shè)計的通用平臺，并逐步向支持系統(tǒng)級的設(shè)計方向發(fā)展。在軟件設(shè)計過程中，越來越強調(diào)模塊化設(shè)計。I2C總線是Philips公司推出的雙向兩線串行通訊標準，具有接口線少、通訊效率高等特點。把I2C總線設(shè)計成相應的模塊，有利于相關(guān)FPCA的開發(fā)。目前有一些介紹相關(guān)開發(fā)的資料，但都是利用VHDL語言或AHDL語言實現(xiàn)的。本文給出利用Verilog HDL語言設(shè)計的I2C總線模塊。

1 I2C總線概述

I2C總線系統(tǒng)由兩根總線即SCL(串行時鐘)線和SDA(串行數(shù)據(jù))線構(gòu)成。這種總線可以設(shè)計成很多種通訊配置，但本文只討論主從系統(tǒng)的應用。主器件控制總線通訊，開始／結(jié)束傳送、發(fā)送信息并產(chǎn)生I2C系統(tǒng)時鐘。在寫操作過程中，從器件一旦被主控器件尋址，就執(zhí)行特定的相應功能。在讀操作過程中，主控器件從從器件那里獲得數(shù)據(jù)。在整個主從傳送過程中，所有的事件都通過主控器件的SCL時鐘線達到同步。連到總線上的器件的接口形式必須是漏極開路或集電極開路輸出狀態(tài)。通過上拉電阻，使得兩根總線在空閑的狀態(tài)下都為高電平狀態(tài)。因此I2C總線上具有線與功能，即總線上的所有器件都達到高電子狀態(tài)時，I2C總線才能達到高電平狀態(tài)，從而使總線上的高速器件和慢速器件工作同步。

在I2C協(xié)議中，從器件地址是一個唯一的7位地址。接下來是一個讀寫方向標志位，讀狀態(tài)是高電平、寫狀態(tài)是低電子。

2 I2C模塊的設(shè)計與實現(xiàn)

根據(jù)I2C協(xié)議中傳輸過程的特點，I2C模塊可以劃分為字節(jié)發(fā)送模塊、字節(jié)接收模塊、開始條件模塊、停止條件模塊。其中，字節(jié)發(fā)送模塊、字節(jié)接收模塊和停止條件模塊為基本模塊。在開始條件模塊中，因為需要發(fā)送從器件地址，所以要調(diào)用字節(jié)發(fā)送模塊。

下面給出用Verilog HDL語言實現(xiàn)字節(jié)發(fā)送模塊的關(guān)鍵程序。相關(guān)變量的聲明在此略去。程序在Max PlusII環(huán)境下編譯、調(diào)試、仿真。

assign en_sdao=tempen_sdao;//設(shè)置SDA三態(tài)輸出使能

assign send_byte_over=tempsend_byte_over;

assign NO_ACK=tempNO_ACK;

assign sdao=tempsda;

assign sclo=tempscl;

always@(posedge send_byte_clk)

begin

case(send_byte_zt)

sendbit 1:

begin

if(send_byte_num==0)