- 相關(guān)推薦
一種簡(jiǎn)易數(shù)字波形存儲(chǔ)器的實(shí)現(xiàn)
摘要：給出了采用類似DMA的設(shè)計(jì)思路以及使用雙口RAM、快速邏輯電路和CPU(AT89C51)組成的數(shù)字波形存儲(chǔ)系統(tǒng)的整體電路，從而解決了波形數(shù)據(jù)的快速采集和輸出顯示問(wèn)題。隨著信號(hào)處理技術(shù)的發(fā)展，波形存儲(chǔ)變得日益重要，各種類型的波形存儲(chǔ)裝置也越來(lái)越多。相對(duì)于其它波形存儲(chǔ)裝置，本文給出的設(shè)計(jì)的最大特點(diǎn)是速度快，可進(jìn)行ＤＭＡ存儲(chǔ)，且不占用ＣＰＵ時(shí)間來(lái)對(duì)信號(hào)進(jìn)行處理。
１ 系統(tǒng)的總體設(shè)計(jì)
由于本設(shè)計(jì)采用了雙口ＲＡＭ和ＤＭＡ思想，而且數(shù)據(jù)的采集、存儲(chǔ)與輸出均由邏輯電路控制，因此，提高了數(shù)據(jù)示波器的采樣速度，同時(shí)易于實(shí)現(xiàn)“實(shí)時(shí)顯示”，并可在“偽”實(shí)時(shí)處理時(shí)對(duì)數(shù)據(jù)進(jìn)行操作。此外，數(shù)據(jù)的實(shí)時(shí)顯示和“偽”實(shí)時(shí)處理可通過(guò)“ＤＭＡ允許”來(lái)控制，其總體設(shè)計(jì)方案如圖１所示。
１．１ 輸入電路
本設(shè)計(jì)的輸入電路實(shí)際是一個(gè)可調(diào)增益電路，主要完成對(duì)信號(hào)的放大。本設(shè)計(jì)設(shè)置有０．０１／ｄｉｖ、０．１／ｄｉｖ和１／ｄｉｖ三檔垂直靈敏度，可分別對(duì)輸入信號(hào)進(jìn)行１倍、１０倍和１００倍的放大。具體可采用以下兩種方案：
（１）采用可編程增益運(yùn)放來(lái)實(shí)現(xiàn)１、１０、１００的放大倍數(shù)。由于采用集成運(yùn)放，因而精度較高，調(diào)試方便，但造價(jià)也較高。
（２）采用三級(jí)放大，第一級(jí)為跟隨器方式，后兩級(jí)的放大倍數(shù)均為１０，每一級(jí)放大后都有一個(gè)輸出抽頭。具體連接如圖２所示。
１．２ Ａ／Ｄ轉(zhuǎn)換器的選擇(１)
Ａ／Ｄ轉(zhuǎn)換器是波形存儲(chǔ)的關(guān)鍵部件。它決定了示波器的最大采樣速率以及分辨率。目前常用的Ａ／Ｄ轉(zhuǎn)換器的輸出形式有并行和串行兩種，其轉(zhuǎn)換方式有逐次逼近型ＡＤＣ、積分型ＡＤＣ、∑－Δ型ＡＤＣ與流水線型ＡＤＣ。
對(duì)本設(shè)計(jì)來(lái)說(shuō)，顯然應(yīng)該選擇高速Ａ／Ｄ。綜合考慮各方面的因素，筆者選用了８位ＣＭＯＳ、２０ＭＳＰＳ模擬－數(shù)字轉(zhuǎn)換器（ＡＤＣ）ＴＬＣ５５１０。
如果需要進(jìn)一步提高存儲(chǔ)示波器輸入信號(hào)的頻率，可考慮并行Ａ／Ｄ，即用兩片Ａ／Ｄ對(duì)一路信號(hào)進(jìn)行分時(shí)采樣，因?yàn)檫@樣可在不提高器件頻率特性的基礎(chǔ)上將輸入信號(hào)的帶寬提高一倍。以此類推，可并聯(lián)多塊Ａ／Ｄ以使輸入信號(hào)的帶寬進(jìn)一步得到提高（本設(shè)計(jì)中不涉及此項(xiàng)，有興趣的讀者不妨一試）。
１．３ 存儲(chǔ)器的選擇
筆者在本設(shè)計(jì)中選用了兩片雙口４ｋＢ的ＲＡＭ ＩＤＴ７１３４（４ｋＢ）。它在雙路使用時(shí)，一路對(duì)應(yīng)一個(gè)存儲(chǔ)器。使用雙口ＲＡＭ便于對(duì)波形進(jìn)行實(shí)時(shí)處理和“偽”實(shí)時(shí)處理。
１．４ 觸發(fā)電路的設(shè)計(jì)
觸發(fā)電路在設(shè)計(jì)時(shí)有三種方案，其一是采用可調(diào)電阻。因?yàn)樵撦斎胄盘?hào)處在一個(gè)連續(xù)的范圍內(nèi)，即觸發(fā)電平可以連續(xù)變化，因此采用可調(diào)電阻能簡(jiǎn)化電路。 其二是選用數(shù)字電位器代替模擬電阻。該方案雖然可實(shí)現(xiàn)程序控制，但觸發(fā)電平不能連續(xù)可調(diào)，且會(huì)增加系統(tǒng)的控制任務(wù)。其三是由Ｄ／Ａ轉(zhuǎn)換器組成的觸發(fā)電路，如圖３所示。在該電路中，觸發(fā)電平與Ｄｉ輸入的關(guān)系為：
Ｖ＝ＶＲＥＦ Ｄｉ／２ｎ
式中，ｎ為Ｄ／Ａ的位數(shù)，ＶＲＥＦ為基準(zhǔn)電壓。
利用Ｄ／Ａ觸發(fā)電路能滿足觸發(fā)電平可調(diào)的要求，但會(huì)增加系統(tǒng)的復(fù)雜度。因此，應(yīng)綜合考慮以上三個(gè)方案。
１．５ ＧＡＬ和控制電路
ａ． ＧＡＬ器件
ＧＡＬ?２?器件通常采用Ｅ２ＣＭＯＳ工藝制造，Ｅ２ＣＭＯＳ工藝的特點(diǎn)是可試驗(yàn)性、低功耗、高速和立即可擦寫。目前最常用的ＧＡＬ器件有ＧＡＬ１６Ｖ８和ＧＡＬ２０Ｖ８兩種系列，它們最多有８?jìng)�(gè)輸出端（也可編程輸入），分別有１６和２０個(gè)輸入端。
ＧＡＬ器件的特點(diǎn)如下：
● 方便編程，編程單元和邏輯配置可重復(fù)進(jìn)行編程；
● 高性能的Ｅ２ＣＭＯＳ工藝使得器件的功耗很低（最大運(yùn)行功耗為４５ｍＡ），速度高（存取速度為１５～２５ｎｓ）；輸出邏輯宏單元的配置使設(shè)計(jì)具有更大的靈活性；
●具有保密單元，可對(duì)程序進(jìn)行加密以保護(hù)知識(shí)產(chǎn)權(quán)。
除此之外，ＧＡＬ器件還具有輸出寄存器的預(yù)加載功能以及鎖定保護(hù)、輸入緩沖和加電復(fù)位等技術(shù)特性和功能。
筆者選用ＧＡＬ１６Ｖ８來(lái)完成圖４所示的邏輯功能。其ＧＡＬ輸入輸出端口的邏輯關(guān)系為：
（ａｂｅｌ語(yǔ)言）
Ａｏｕｔ＝(Ａ０＃Ａ１＃Ａ２＃Ａ３)；
Ｂｏｕｔ＝!(Ｂ０＃Ｂ１)；
Ｃｏｕｔ１＝!(Ｃ１)；
Ｃｏｕｔ０＝(Ｃ０＆!Ｓ０＃!Ｃ１＆Ｓ０＃!Ｃ２＆Ｓ０)；
系統(tǒng)中數(shù)字部分的邏輯關(guān)系均可由ＧＡＬ來(lái)實(shí)現(xiàn)，這樣不但可使電路得到簡(jiǎn)化，同時(shí)也可以提高系統(tǒng)的可靠性。
ｂ． 數(shù)字控制電路
圖５所示是該系統(tǒng)中數(shù)字控制電路的工作原理圖。當(dāng)系統(tǒng)工作于實(shí)時(shí)顯示模式時(shí)
【一種簡(jiǎn)易數(shù)字波形存儲(chǔ)器的實(shí)現(xiàn)】相關(guān)文章：
都市頻道制作網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn)05-29
數(shù)字時(shí)鐘論文提綱06-23
談數(shù)字ＩＣ設(shè)計(jì)技術(shù)08-25
基于minigui的網(wǎng)真機(jī)界面的實(shí)現(xiàn)08-05
數(shù)字視頻接口-DVI 1.005-31
城市旅游網(wǎng)站的設(shè)計(jì)與實(shí)現(xiàn)論文（精選6篇）05-07
簡(jiǎn)易雞毛毽的制作的步驟分析09-21
寶潔如何在數(shù)字世界起舞05-02