- 相關(guān)推薦
基于USB2.0的高速無(wú)線數(shù)傳接收設(shè)備的數(shù)據(jù)接收存儲(chǔ)方法
摘要：介紹了一種利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30T144和DSP芯片TMS320F206實(shí)現(xiàn)無(wú)線數(shù)傳接收設(shè)備中數(shù)據(jù)接收存儲(chǔ)的方法。這種方法具有接口簡(jiǎn)單、使用方便等特點(diǎn)。數(shù)據(jù)接收存儲(chǔ)技術(shù)革新是信號(hào)采集處理領(lǐng)域內(nèi)的一個(gè)重要課題。利用這種技術(shù)，可以把信號(hào)的實(shí)時(shí)采集和精確處理在時(shí)間上分為兩個(gè)階段，有利于獲得令人更滿意的處理結(jié)果。在無(wú)線數(shù)傳接收設(shè)備中應(yīng)用數(shù)據(jù)接收存儲(chǔ)方法時(shí)，除了要滿足數(shù)據(jù)傳輸速率和差錯(cuò)控制方面的要求外，還需要考慮如何使設(shè)備易于攜帶、接口簡(jiǎn)單、使用方便。
傳統(tǒng)外設(shè)接口技術(shù)不但數(shù)據(jù)傳輸速率較低，獨(dú)占中斷、I/O地址、DMA通道等計(jì)算機(jī)系統(tǒng)關(guān)鍵資源，容易造成資源沖突問題，而且使用時(shí)繁雜的安裝配置手續(xù)也給終端用戶帶來了諸多不便。近年來，USB接口技術(shù)迅速發(fā)展，新型計(jì)算機(jī)紛紛對(duì)其提供支持。USB2.0是USB技術(shù)發(fā)展的最新成果，利用USB2.0接口技術(shù)開發(fā)計(jì)算機(jī)外設(shè)，不但可以借用其差錯(cuò)控制機(jī)制[1][6]減輕開發(fā)人員的負(fù)擔(dān)、獲得高速數(shù)據(jù)傳輸能力（480Mb/s），而且可以實(shí)現(xiàn)便捷的機(jī)箱外即插即用特性，方便終端用戶的使用。
1 無(wú)線數(shù)傳接設(shè)備總體構(gòu)成
無(wú)線數(shù)傳接收設(shè)備是某靶場(chǎng)測(cè)量系統(tǒng)的一個(gè)重要組成部分。如圖1所示，該設(shè)備由遙測(cè)接收機(jī)利用天線接收經(jīng)過調(diào)制的無(wú)線電波信號(hào)，解調(diào)后形成傳輸速率為4Mb/s的RS-422電平差分串行數(shù)據(jù)流。以幀同步字打頭的有效數(shù)據(jù)幀周期性地出現(xiàn)在這些串行數(shù)據(jù)中。數(shù)據(jù)轉(zhuǎn)存系統(tǒng)從中提取出有效的數(shù)據(jù)幀，并在幀同步字后插入利用GPS接收機(jī)生成的本地時(shí)間信息，用于記錄該幀數(shù)據(jù)被接收到的時(shí)間，然后送給主機(jī)硬件保存。
在無(wú)線數(shù)傳接收設(shè)備中，數(shù)據(jù)轉(zhuǎn)存系統(tǒng)是實(shí)現(xiàn)數(shù)據(jù)接收存儲(chǔ)的關(guān)鍵子系統(tǒng)。下面將詳細(xì)介紹該系統(tǒng)的硬件實(shí)現(xiàn)及工作過程。
2 數(shù)據(jù)轉(zhuǎn)存系統(tǒng)基本構(gòu)成及硬件實(shí)現(xiàn)
數(shù)據(jù)轉(zhuǎn)存系統(tǒng)主要由FPGA模塊、DSP模塊、USB2.0接口芯片構(gòu)成，各個(gè)模塊之間的相互關(guān)系如圖2所示示。圖中，4Mb/s的串行數(shù)據(jù)輸入信號(hào)SDI已由RS-422差分電平轉(zhuǎn)換為CMOS電平。為突出重點(diǎn)，不太重要的信號(hào)連線未在圖中繪出。下面分別介紹這幾個(gè)模塊的主要功能。
2.1 FPGA模塊實(shí)現(xiàn)及春功能
FPGA模塊在Altera公司ACEX系列的EP1K30TI144-2芯片中實(shí)現(xiàn)。其中主要的功能子模塊有：位同步邏輯、幀同步邏輯、授時(shí)時(shí)鐘和譯碼邏輯。位同步邏輯主要由數(shù)字鎖相環(huán)構(gòu)成，用于從串行數(shù)據(jù)輸入信號(hào)SDI中恢復(fù)出位時(shí)鐘信號(hào)。幀同步邏輯從位同步邏輯的輸出信號(hào)提取幀同步脈沖。兩者為DSP利用其同步串行口接收串行數(shù)據(jù)作好準(zhǔn)備。這樣，利用一對(duì)差分信號(hào)線就可以接收同步串行數(shù)據(jù)，簡(jiǎn)化了印制電路板的外部接口。授時(shí)時(shí)鐘在DSP和GSP接收機(jī)的協(xié)助下生成精度為0.1ms的授時(shí)信息。譯碼邏輯用于實(shí)現(xiàn)系統(tǒng)互聯(lián)。
2.2 DSP模塊實(shí)現(xiàn)及其功能
DSP模塊是數(shù)據(jù)轉(zhuǎn)存系統(tǒng)的主控模塊，在T1公司16位定點(diǎn)DSP芯片TMS320F206[4]中實(shí)現(xiàn)。在DSP的外部數(shù)據(jù)空間還配置了32KX16的高速SRAM，可以緩存80余幀數(shù)據(jù)，用于提高系統(tǒng)的差錯(cuò)控制能力。DSP利用同步串行口接收FPGA送來的同步串行數(shù)據(jù)，利用異步串口接收GPS接收機(jī)送來時(shí)間信息（用于初始化FPGA授時(shí)時(shí)鐘），利用外部總線接口訪問FPGA授時(shí)時(shí)鐘、外部SRAM、ISP1581的片內(nèi)寄存器�？梢钥闯鯠SP模塊主要用于完成數(shù)據(jù)幀的接收、重組以及轉(zhuǎn)存調(diào)度等任務(wù)。
ISP1581芯片是PHILIPS公司推出的高速USB2.0設(shè)備控制器，實(shí)現(xiàn)了USB2.0/1.1物理層、協(xié)議層，完全符合USB2.0規(guī)范，即支持高速(480Mb/s)操作，又支持全速（12Mb/s）操作。ISP1581沒有內(nèi)嵌微處理器，但對(duì)微處理器操作了靈活的接口。在上電時(shí)，通過配置BUS——CONF、DAO、MODE1、MODE0、DA1引腳電平可以適應(yīng)絕大多數(shù)的微處理器接口類型。例如，通過BUS_CONF/DA0引腳，總線配置可以選擇普通處理器模塊（Generic Phocessor mode）中分割總線模式（Split Bus Mode）；在普通處理器模式下，通過MODE0/DA1引腳可以選擇讀寫選通為8051風(fēng)格或者M(jìn)otorola風(fēng)格。
在數(shù)據(jù)轉(zhuǎn)存系統(tǒng)中，ISP1581用于處理主機(jī)的高速數(shù)據(jù)傳輸。它工作在普通處理器接口模式下，采用8051風(fēng)格的讀寫選通信號(hào)，由DSP芯片TMS320F206控制。兩者在選定工作方式下的信號(hào)連線如圖3所示，圖中未畫出的信號(hào)引腳可以懸空，供電引腳的連接方式在參考資料[2]第46頁(yè)有簡(jiǎn)明描述。在FPGA譯碼邏輯的作用下，ISP1581的片內(nèi)寄存器被映射在DSP的片外數(shù)據(jù)空間中。DSP通過8位地址線選擇要訪問的寄存器，在讀寫選通信號(hào)的控制下，利用16位數(shù)據(jù)線與選定的寄存器交換數(shù)據(jù)。在訪問ISP1581單字節(jié)寄存器時(shí)，數(shù)據(jù)總線高字節(jié)內(nèi)容無(wú)關(guān)緊要。ISP1581通過中斷引腳INT向DSP報(bào)告發(fā)生的總線事件，利用D 、D-引腳完成與主機(jī)的數(shù)據(jù)交換。
3 數(shù)據(jù)轉(zhuǎn)存系統(tǒng)的工作過程
系統(tǒng)加電后，當(dāng)FPGA配置過程結(jié)束時(shí)，如果有串行數(shù)據(jù)輸入，位同步邏輯和幀同步邏輯便啟動(dòng)同步過程。同時(shí)，DSP片內(nèi)FLASH中復(fù)位中斷服務(wù)程序c_int0()[4]被立即執(zhí)行，在建立好C語(yǔ)言的工作環(huán)境下，它會(huì)調(diào)用主函數(shù)main()。在main()中，需要安排好一系列有先后順序的初始化工作。其中，ISP1581的初始化過程比較復(fù)雜，需要考慮設(shè)備采用的供電方式（這里為自供電[6]方式）、插接主機(jī)和系統(tǒng)上電的先后次序，并需要與USB總線枚舉[1][6]過程相結(jié)合。
在FPGA中的位同步邏輯和幀同步邏輯均進(jìn)入同步狀態(tài)，且DSP主控模塊配合主機(jī)完成初始化任務(wù)后，即可啟動(dòng)數(shù)據(jù)的傳輸過程。下面介紹一下IS
【基于USB2.0的高速無(wú)線數(shù)傳接收設(shè)備的數(shù)據(jù)接收存儲(chǔ)方法】相關(guān)文章：
基于USB2.0的高速同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)03-19
基于USB2.0的同步高速數(shù)據(jù)采集器的設(shè)計(jì)03-18
基于USB2.0和FPGA的高速圖像采集系統(tǒng)03-07
基于GPRS網(wǎng)絡(luò)的數(shù)據(jù)無(wú)線傳輸實(shí)現(xiàn)接口03-19
具有USB2.0接口的高速數(shù)據(jù)采集卡設(shè)計(jì)03-18
基于USB總線的高速數(shù)據(jù)采集系統(tǒng)03-26
基于干擾抑制的多天線接收方案03-07