SoC系統(tǒng)的低功耗設(shè)計

摘要：功耗問題正日益變成VLSI系統(tǒng)實現(xiàn)的一個限制因素。對便攜式應(yīng)用來說，其主要原因在于電池壽命，對固定應(yīng)用則在于最高工作溫度。由于電子系統(tǒng)設(shè)計的復(fù)雜度在日益提高，導(dǎo)致系統(tǒng)的功耗得到其主要功耗成分。其次，以該主要功耗成分?jǐn)?shù)學(xué)表達式為依據(jù)，突出實現(xiàn)SoC低功耗設(shè)計的各種級別層次的不同方法。

引言

從20世紀(jì)80年代初到90年代初的10年里，微電子領(lǐng)域的很多研究工作都集中到了數(shù)字系統(tǒng)速度的提高上，現(xiàn)如今的技術(shù)擁有的計算能力能夠使強大的個人工作站、復(fù)雜實時語音和圖像識別的多媒體計算機的實現(xiàn)成為可能。高速的計算能力對于百姓大眾來說是觸指可及的，不像早些年代那樣只為少數(shù)人服務(wù)。另外，用戶希望在任何地方都能訪問到這種計算能力，而不是被一個有線的物理網(wǎng)絡(luò)所束縛。便攜能力對產(chǎn)品的尺寸、重量和功耗加上嚴(yán)格的要求。由于傳統(tǒng)的鎳鉻電池每磅僅能提供20W.h的能量，因而功耗就變得尤為重要。電池技術(shù)正在改進，每5年最大能將電池的性能提高30%，然而其不可能在短期內(nèi)顯著地解決現(xiàn)在正遇到的功耗問題。

雖然傳統(tǒng)可便攜數(shù)字應(yīng)用的支柱技術(shù)已經(jīng)成功地用于低功耗、低性能的產(chǎn)品上，諸如電子手表、袖珍計算器等等，但是有很多低功耗、高性能可便攜的應(yīng)用一直在增長。例如，筆記本計算機就代表了計算機工業(yè)里增長最快的部分。它們要求與桌上計算機一樣具有同樣的計算能力。同樣的要求在個人通信領(lǐng)域也正在迅速地發(fā)展，如采用了復(fù)雜語音編解碼算法和無線電調(diào)制解調(diào)器的帶袖珍通信終端的新一代數(shù)字蜂窩網(wǎng)。已提出的未來個人通信服務(wù)PCS（Personal Communication Services）應(yīng)用對這些要求尤其明顯，通用可便攜多媒體服務(wù)是要支持完整的數(shù)字語音和圖像辨別處理的。在這些應(yīng)用中，不僅語音，而且數(shù)據(jù)也要能在無線鏈路上傳輸。這就為實現(xiàn)任何人在任何地方的任何時間開展任何想要的業(yè)務(wù)提供了可能。但是，花在對語音、圖像的壓縮和解壓上的功耗就必須附加在這些可便攜的終端上。確實，可便攜能力已經(jīng)不再明顯地和低性能聯(lián)系在一起了；相反，高性能且可便攜的應(yīng)用正在逐步得到實現(xiàn)。

當(dāng)功率可以在非便攜環(huán)境中獲得時，低功耗設(shè)計的總理也變得十分關(guān)鍵。直到現(xiàn)在，由于大的封裝、散熱片和風(fēng)扇能夠輕而易舉地散掉芯片和系統(tǒng)所產(chǎn)生的熱，其功耗還未引起多大的重視。然而，隨著芯片和系統(tǒng)尺寸持續(xù)地增加，要提供充分的散熱能力就必須付出重要代價，或使所提供的總體功能達到極限時，設(shè)計高性能、低功耗數(shù)字系統(tǒng)方法的需求就會變得更為顯著。幸好，現(xiàn)在已經(jīng)發(fā)展了許多技術(shù)來克服這些矛盾。

由于可以高度集成，并具有低功耗、輸入電流小、連接方便和具有比例性等性質(zhì)，CMOS邏輯電路被認為是現(xiàn)今最通用的大規(guī)模集成電路技術(shù)。下面研究CMOS集成電路的功耗組成，概述實現(xiàn)集成電路——SoC（System on Chip）系統(tǒng)的低功耗設(shè)計的諸多方法。目的在于揭示當(dāng)今電子系統(tǒng)結(jié)構(gòu)復(fù)雜度、速度和其功耗的內(nèi)在聯(lián)系，在及在數(shù)字電子系統(tǒng)設(shè)計方向上潛在的啟示。

1 CMOS集成電路功耗的物理源

要研究SoC的低功耗設(shè)計，首先要物理層次上弄清該集成電路的功耗組成，其次，才能從物理實現(xiàn)到系統(tǒng)實現(xiàn)上采用各種方法來節(jié)省功耗，達到低功耗設(shè)計的目的。圖1為典型CMOS數(shù)字電路的功耗物理組成。

（1）動態(tài)功耗

動態(tài)功耗是由電路中的電容引起的。設(shè)C為CMOS電路的電容，電容值為PMOS管從0狀態(tài)到H狀態(tài)所需的電壓與電量的比值。以一個反相器為例，當(dāng)該電壓為Vdd時，從0到H狀態(tài)變化（輸入端）所需要的能量是CVdd2。其中一半的能量存儲在電容之中，另一半的能量擴展在PMOS之中。對于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CBdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉(zhuǎn)換（除了時鐘緩沖器），所以最后要再加上一個概率因子a。電路活動因子a代表的是，在平均時間內(nèi)，一個節(jié)點之中，每個時鐘周期之內(nèi)，這個節(jié)點所變化的幾率。最終得到的功耗表達式為：Psw=aCVdd2f。

（2）內(nèi)部短路功耗

CMOS電路中，如果條件Vtn

【SoC系統(tǒng)的低功耗設(shè)計】相關(guān)文章：

學(xué)生信息管理系統(tǒng)設(shè)計開題報告07-20

基于PLC的斷路器型式試驗系統(tǒng)設(shè)計03-10

基于web的異地并行設(shè)計與制造系統(tǒng)研究06-02

職工工資管理系統(tǒng)的設(shè)計與開發(fā)論文開題報告09-15

基于電話網(wǎng)絡(luò)的熱網(wǎng)遠程控制系統(tǒng)設(shè)計05-11

雙容水箱串級液位控制系統(tǒng)設(shè)計 開題報告07-30

分析基于三維掃描的特種設(shè)備管理系統(tǒng)設(shè)計論文05-26

前臺mis治理系統(tǒng)06-04

績效治理系統(tǒng)及作用06-05

綜合布線系統(tǒng)概述09-22