基于Rocket I/O模塊的高速工I/O設(shè)計(jì)

摘要：介紹了采用Videx-ⅡPR0系列FPCA設(shè)計(jì)的應(yīng)用于下一代無線通信系統(tǒng)中的高速I／O。由于充分利用芯片中集成的Rocket I／O模塊，并采用差分輸入?yún)⒖紩r(shí)鐘、8B／10B編碼、預(yù)加重處理、通道綁定技術(shù)等，實(shí)現(xiàn)了四個(gè)綁定通道的高速互連(2．5Gbaud)。設(shè)計(jì)結(jié)果表明，采用Rocket I／O模塊進(jìn)行高速I／O設(shè)計(jì)，可極大簡(jiǎn)化片上邏輯電路和片外PCB版圖設(shè)計(jì)。

由于通信對(duì)帶寬的需求迅猛增長(zhǎng)，促使一系列基于差分、源同步、時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)等先進(jìn)技術(shù)的互連方式應(yīng)運(yùn)而生。在傳統(tǒng)設(shè)計(jì)中，單端互連方式易受干擾、噪聲的影響，傳輸速率最高只能達(dá)到200~250Mbps／Line；在更高速率的接口設(shè)計(jì)中，多采用包含有源同步時(shí)鐘的差分串行傳輸方式(如LVDS、LVPECL等)，但在傳輸過程中時(shí)鐘與數(shù)據(jù)分別發(fā)送，傳輸過程中各信號(hào)瞬時(shí)抖動(dòng)不一致，破壞了接收數(shù)據(jù)與時(shí)鐘之間的定時(shí)關(guān)系，因而傳輸速率很難超越1Gbps／Channel；XILINX公司推出了內(nèi)嵌Rocket I/O模塊的VirtexⅡPRO系列FPGA，使實(shí)現(xiàn)更高的傳輸速率成為可能[1～3]。采用了CML(CurrentMode Logic)、CDR、線路編碼(8B／10B)和預(yù)加重等技術(shù)的Rocket I/O模塊，可極大地減小時(shí)鐘扭曲、信號(hào)衰減和線路噪聲對(duì)接收性能的影響，從而使傳輸速率進(jìn)一步提高。本文著重討論如何配置Rocket I／0模塊，進(jìn)行FPGA的片內(nèi)、片外設(shè)計(jì)和仿真，從而在以10英寸差分線組互連的兩片F(xiàn)PGA間達(dá)到2．5Gbaud／Channel的傳輸速率，并實(shí)現(xiàn)了四個(gè)雙向通道的綁定操作。

圖1

1 Rocket，I／O特性

VirtexⅡPRO系列FPGA內(nèi)嵌的Rocket I／O模塊是基于Mindspeed公司四代SkyRailTM技術(shù)開發(fā)的高速串行收發(fā)器，該系列FPGA單片最多集成了24路Rocket I/O收發(fā)器，最大可提供75Gbps全雙工通信帶寬。Rocket I/O模塊靈活的配置方式使其可以提供對(duì)光纖通道、千兆以太網(wǎng)、XAUI、Infiniband、PCI Express等一系列高速通信標(biāo)準(zhǔn)的支持。其主要特性為：(1)每個(gè)通道收發(fā)器支持從622Mbps至3．125Gbps的全雙工傳輸速率；(2)收發(fā)器內(nèi)嵌發(fā)送時(shí)鐘生成電路和接收時(shí)鐘恢復(fù)電路；(3)CDR源同步數(shù)據(jù)發(fā)送方式；(4)五級(jí)可編程輸出電壓幅度(800~1600mV)控制；(5)四級(jí)可編程輸出預(yù)加重處理；(6)收發(fā)器支持交流和直流耦合方式，可兼容多種高速接口標(biāo)準(zhǔn)；(7)片內(nèi)集成可編程差分終端電阻(50Ω、75Ω)；(8)支持片內(nèi)串行和并行環(huán)回測(cè)試模式；(9)可編程標(biāo)界檢測(cè)符(comma)圖樣，提供對(duì)多種協(xié)議標(biāo)準(zhǔn)的支持。

Rocket I／0收發(fā)器由物理媒質(zhì)適配層(PMA)和物理編碼子層(PCS)構(gòu)成，如圖1所示。其中PMA層屬于收發(fā)器的數(shù)／�；旌筒糠�，包括串／并變換器、并／串變換器、差分發(fā)送驅(qū)動(dòng)器、差分接收器、發(fā)送時(shí)鐘生成電路、接收時(shí)鐘恢復(fù)電路等。而PCS層屬于收發(fā)器的數(shù)字部分，包括發(fā)送FIFO、8B／10B編碼器、8B／10B解碼器、CRC生成和校驗(yàn)、用于通道綁定和時(shí)鐘修正的Elastic Buffer等。由于要支持多種高速串行通信標(biāo)準(zhǔn)，Rocket I／O模塊的PMA和PCS包含了許多配置參數(shù)，這些參數(shù)可以通過外部端口和內(nèi)部配置寄存器進(jìn)行設(shè)定。配置過程可以以靜態(tài)(參數(shù)通過FPGA配置文件設(shè)定)或動(dòng)態(tài)(通過Rocket I/O的配置端口進(jìn)行局部重新配置)的方式進(jìn)行。

2 ROCket I／O的設(shè)計(jì)要素

要達(dá)到Rocket I／O模塊的最佳性能，需要考慮到諸多設(shè)計(jì)因素，本文就其最重要的部分展開討論。

2．1 參考時(shí)鐘

高性能的通信質(zhì)量要求有高穩(wěn)定性和高精度的時(shí)鐘源。抖動(dòng)和頻偏是衡量時(shí)鐘源的兩個(gè)重要指標(biāo)。抖動(dòng)一般是指一個(gè)實(shí)際情況下的周期信號(hào)每個(gè)周期的圖樣相對(duì)于該信號(hào)理想情況下一個(gè)周期圖樣的偏差[4]。抖動(dòng)產(chǎn)生原因包括時(shí)鐘晶體本身的機(jī)械振動(dòng)、器件的熱噪聲和電源串人噪聲等。抖動(dòng)可以分為確定性抖動(dòng)和隨機(jī)抖動(dòng)。確定性抖動(dòng)是線性可加的，它包括信號(hào)在傳輸中媒質(zhì)損耗、碼間串?dāng)_(ISI)等周期性因素導(dǎo)致的抖動(dòng)；隨機(jī)抖動(dòng)是均方可加的，它是由半導(dǎo)體器件熱噪聲、電源波動(dòng)等共模隨機(jī)噪聲源導(dǎo)致的。頻偏是指時(shí)鐘標(biāo)稱頻率與實(shí)際頻率的偏差，主要受晶體加工精度的影響。由于Rocket I／O模塊內(nèi)部將輸人參考時(shí)鐘20倍頻，而RocketI／O模塊可容忍的輸人參考時(shí)鐘抖動(dòng)公差為40ps，可見參考時(shí)鐘的抖動(dòng)對(duì)其性能有直接影響。在VirtexⅡPRO系列FPGA中，Rocket I／O模塊集中分布在上、下四個(gè)通道中。當(dāng)Rocket I／O工作在2．5Gbaud以上時(shí)，參考時(shí)鐘應(yīng)采用差分輸入方式(如LVDS、LVPECL)，由上、四個(gè)通道的專用差分時(shí)鐘引腳輸入，至相同或相鄰?fù)ǖ乐蠷ocket I／O的BREFCLK輸入端，以避免時(shí)鐘信號(hào)引入不必要的抖動(dòng)。在2．5Gbaud速率以下應(yīng)用時(shí)，不要用FP-GA內(nèi)的DCM來生成Rocket I／O的輸入時(shí)鐘， 因?yàn)榻?jīng)DCM倍頻的時(shí)鐘會(huì)引入較大的抖動(dòng)，使Rocket I／0的接收鎖相環(huán)無法穩(wěn)定地鎖定發(fā)送時(shí)鐘。圖2所示的連接方案中，Rocket I／O模塊的輸入時(shí)鐘由差分或單端引腳饋入后，應(yīng)只經(jīng)過一級(jí)全局緩沖(BUFG)布設(shè)到時(shí)鐘樹上，再連接到Rocket I／O模塊的參考時(shí)鐘輸入端，這樣可最大限度地降低抖動(dòng)的引入。

2．2 復(fù)位

Rocket I／O模塊的復(fù)位引腳分為發(fā)送(TX_RESET)和接收(RX_RESET)兩部分。由于DCM在輸出時(shí)鐘鎖定在設(shè)定值前，輸出時(shí)鐘處于不穩(wěn)定狀態(tài)，不能用作內(nèi)部邏輯電路時(shí)鐘，所以要在DCM時(shí)鐘輸出鎖定有效，并經(jīng)過適當(dāng)延遲后才可將片內(nèi)邏輯復(fù)位。Rocket I／O模塊要

【基于Rocket I/O模塊的高速工I/O設(shè)計(jì)】相關(guān)文章：

Dickinsons Because I Couldn't Stop For Death06-01

用Verilog HDL實(shí)現(xiàn)I2C總線功能06-01

面向?qū)ο髉etri網(wǎng)防空C3I系統(tǒng)建模05-11

制衡的法理學(xué)—讀O·列依斯特《三種法律思想》06-04

基于web的異地并行設(shè)計(jì)與制造系統(tǒng)研究06-02

基于勝任力的企業(yè)個(gè)體績(jī)效管理流程設(shè)計(jì)06-03

基于ＣＳ管理的房地產(chǎn)企業(yè)開發(fā)設(shè)計(jì)06-04

基于PLC的斷路器型式試驗(yàn)系統(tǒng)設(shè)計(jì)03-10

模塊化開題報(bào)告范文10-24

基于電話網(wǎng)絡(luò)的熱網(wǎng)遠(yuǎn)程控制系統(tǒng)設(shè)計(jì)05-11