非多路復(fù)用與多路復(fù)用總線轉(zhuǎn)換橋的設(shè)計與實現(xiàn)

微處理器對外并行總線接口方式一般分為兩種，一種為多路復(fù)用方式，數(shù)據(jù)與地址采用共用引腳，分時傳輸；另一種是非多路復(fù)用方式，數(shù)據(jù)與地址采用分離引腳，同時傳輸。目前國內(nèi)應(yīng)用廣泛的ＭＣＳ１９６和ＭＣＳ５１系列微處理器采用多路復(fù)用總線，設(shè)計電路時應(yīng)考慮如何將數(shù)據(jù)和地址從總線上分離出來，與存儲器、外圍接口芯片的數(shù)據(jù)和地址引腳連接。一般利用ＡＬＥ（地址鎖存）信號觸發(fā)鎖存器（７４ＬＳ３７３）將地址與數(shù)據(jù)信號分離出來。近幾年來，隨著低價位ＤＳＰ芯片的出現(xiàn)，ＤＳＰ芯片已被廣泛應(yīng)用到控制與測量領(lǐng)域中。國內(nèi)使用的ＤＳＰ芯片以ＴＩ公司的ＴＭＳ３２０系列為主流。這種微處理器對外的數(shù)據(jù)和地址總線接口方式為非多路復(fù)用方式，不能與多路復(fù)用方式的外圍接口芯片（如ＣＡＮ控制器ＳＪＡ１０００）直接相連。國內(nèi)和國外也沒有一款專用集成電路芯片來實現(xiàn)非多路復(fù)用方式到多路復(fù)用方式的轉(zhuǎn)換。參考文獻(xiàn)?１?提出了一種轉(zhuǎn)換方法，是將ＤＳＰ的數(shù)據(jù)線作為ＣＡＮ控制器的數(shù)據(jù)地址復(fù)用線，用ＤＳＰ的地址線Ａ０作為地址、數(shù)據(jù)選擇線。Ａ０＝１時，地址有效；Ａ０＝０時，數(shù)據(jù)有效，即用奇數(shù)地址傳送地址，用偶數(shù)地址傳送數(shù)據(jù)。雖然此方法實現(xiàn)起來電路簡單，但在編程時卻需要考慮發(fā)送的數(shù)據(jù)何時作為ＣＡＮ控制器的地址，何時作為ＣＡＮ控制器的數(shù)據(jù)，沒有從根本上解決非多路復(fù)用方式到多路復(fù)用方式的轉(zhuǎn)換。本文以ＴＭＳ３２０Ｆ２０６與ＳＪＡ１０００的連接為例，采用復(fù)雜可編程邏輯器件ＣＰＬＤ，完成了用硬件來實現(xiàn)非多路復(fù)用方式到多路復(fù)用方式的轉(zhuǎn)換。

１ 多路復(fù)用總線的信號和時序

１．１ ＳＪＡ１０００接口的主要信號說明

ＣＡＮ控制器ＳＪＡ１０００提供的微處理器接口方式為典型ＩＮＴＥＬ或ＭＯＴＯＲＯＬＡ地址數(shù)據(jù)多路復(fù)用總線模式，主要信號有地址數(shù)據(jù)信號ＡＤ７～ＡＤ０、地址選通信號ＡＬＥ、片選信號ＣＳ、讀信號ＲＤ、寫信號ＷＲ、模式選擇信號ＭＯＤＥ。當(dāng)ＭＯＤＥ＝１時，為ＩＮＴＥＬ模式；當(dāng)ＭＯＤＥ＝０時，為ＭＯＴＯＲＯＬＡ模式。本文描述的地址數(shù)據(jù)多路復(fù)用總線模式均為ＩＮＴＥＬ模式。圖１和圖２分別為ＩＮＴＥＬ模式讀、寫周期時序。ＡＤ７～ＡＤ０引腳在ＡＬＥ有效時，傳送的是地址信號；在ＲＤ或ＷＲ有效時，傳輸?shù)氖菙?shù)據(jù)信號。

圖1和圖2

１．２ ＳＪＡ１０００的時序分析

以ＳＪＡ１０００的讀時序為例進(jìn)行說明。在設(shè)計轉(zhuǎn)換橋時，多路復(fù)用總線的各信號必須滿足如下時間參數(shù)要求：ＡＬＥ的脈沖寬度（ｔＷ?ＡＬ?）最小為８ｎｓ；地址信號（Ａ０～Ａ７）建立到ＡＬＥ變?yōu)榈碗娖剿�需時間（ｔｓｕ?Ａ－ＡＬ?）最小為８ｎｓ；ＲＤ的有效脈寬（ｔＷ?Ｒ?）最小為４０ｎｓ；ＲＤ為低電平到數(shù)據(jù)信號?Ｄ７～Ｄ０?有效所需時間?ｔＲＬＯＶ?最大為５０ｎｓ；ＲＤ變?yōu)楦唠娖降降刂窋?shù)據(jù)線釋放（即高阻狀態(tài)）所需時間?ｔＲＨＤＺ?最大為３０ｎｓ。

２ 非多路復(fù)用總線的信號和時序

２．１ ＴＳＭ３２０Ｆ２０６接口的主要信號說明

ＴＳＭ３２０Ｆ２０６的總線接口方式采用地址和數(shù)據(jù)分離的形式。其主要信號有地址信號Ａ０～Ａ１５、數(shù)據(jù)信號Ｄ０～Ｄ１５、讀信號ＲＥ、寫信號ＷＥ、閘門信號ＳＴＲＢ、Ｉ／Ｏ空間選擇信號ＩＳ、數(shù)據(jù)存儲器選擇信號ＤＳ、程序存儲器選擇信號ＰＳ、機(jī)器時鐘輸出信號ＣＬＫＯＵＴ１。當(dāng)對外部數(shù)據(jù)存儲器、程序存儲器或Ｉ／Ｏ空間訪問時，ＳＴＲＢ有效；當(dāng)對外部Ｉ／Ｏ訪問時（即程序中使用ＰＯＲＴＲ和ＰＯＲＴＷ指令），ＩＳ有效。

２．２ ＴＳＭ３２０Ｆ２０６的Ｉ／Ｏ時序分析

ＴＭＳ３２０Ｆ２０６的讀寫時序如圖３和圖４所示。Ｉ／Ｏ的讀或?qū)懝ぷ髦芷谝话阍趦蓚�機(jī)器周期內(nèi)完成。在此期間，ＩＳ信號和地址信號一直保持有效；閘門信號ＳＴＲＢ發(fā)生在第一個機(jī)器周期有效后并保持一個機(jī)器周期以上；ＲＥ和ＷＥ有效時，數(shù)據(jù)有效。兩次連續(xù)的寫操作（如圖４所示）時，ＷＥ的有效間隔時間ｔＷ（ＷＨ）最小為（２Ｈ－４）ｎｓ，而兩次連續(xù)的讀操作（如圖３所示）時，ＲＥ的有效間隔時間ｔＷ（ＲＤＨ）為（Ｈ－４）ｎｓ～Ｈｎｓ，其中Ｈ為０．５倍的機(jī)器時鐘周期�？梢妼τ谶B續(xù)的讀、寫操作，ＲＥ、ＷＥ的有效間隔不同，設(shè)計電路時應(yīng)注意此細(xì)節(jié)。在連續(xù)的讀或?qū)懖僮鲿r，ＩＳ信號一直為有效電平‘０’，無法以此信號作為產(chǎn)生ＳＪＡ１０００的ＡＬＥ、讀、寫信號起始基準(zhǔn)；而在寫周期時，ＳＴＲＢ與ＷＥ的變化始終保持一致，因此在產(chǎn)生ＳＪＡ１０００寫周期時，可以用ＳＴＲＢ作為ＡＬＥ、ＷＲ產(chǎn)生的起始基準(zhǔn)信號。但是ＴＳＭ３２０Ｆ２０６在連續(xù)的讀操作時，ＳＴＲＢ一直保持為低電平，可見在產(chǎn)生ＳＪＡ１０００讀、寫操作周期時，無法單獨以它作為ＡＬＥ、ＲＤ信號產(chǎn)生的起始基準(zhǔn)，需與ＩＳ、ＷＥ、ＲＥ進(jìn)行邏輯組合來作為ＳＪＡ１０００讀、寫操作周期的起始基準(zhǔn)信號。

３ ＣＰＬＤ實現(xiàn)轉(zhuǎn)換橋的設(shè)計方法

此轉(zhuǎn)換橋如果用中規(guī)模集成電路（７４系列）實現(xiàn)起來比較復(fù)雜，工作頻率又較高，布線時若稍不合理，易引起干擾，使得電路工作不穩(wěn)定，因此這里采用高可靠性的復(fù)雜可編程邏輯器件ＣＰＬＤ，用硬件描述語言ＶＨＤＬ來實現(xiàn)。

３．１ 轉(zhuǎn)換橋引腳信號定義

圖５為轉(zhuǎn)換橋的時序仿真圖，其中轉(zhuǎn)換橋的各引腳信號與ＴＭＳ３２０Ｆ２０６和ＳＪＡ１０００ｌ引腳信號的對應(yīng)為：ｆａｂｌ７接Ａ０～Ａ７；ｆｄｂ７接Ｄ０～Ｄ７；ｆｄｓ接ＩＳ；ｆｓｔｒｂ接ＳＴＲＢ；

【非多路復(fù)用與多路復(fù)用總線轉(zhuǎn)換橋的設(shè)計與實現(xiàn)】相關(guān)文章：

用Verilog HDL實現(xiàn)I2C總線功能06-01

都市頻道制作網(wǎng)的設(shè)計與實現(xiàn)05-29

淺析廣電專用饋電轉(zhuǎn)換電源裝置的設(shè)計和使用06-01

電視新聞非編網(wǎng)的安全設(shè)計05-25

光纖CAN總線自愈環(huán)網(wǎng)的研究06-01

城市旅游網(wǎng)站的設(shè)計與實現(xiàn)論文（精選6篇）05-07

DS2438及其在單總線微網(wǎng)中的應(yīng)用05-31

稀土上轉(zhuǎn)換納米材料的生物思考05-06

可轉(zhuǎn)換債券投融資績效分析06-06

論文談?wù)勲娨暣蟊娢幕�研究視角的轉(zhuǎn)換06-05