亚洲国产日韩欧美在线a乱码,国产精品路线1路线2路线,亚洲视频一区,精品国产自,www狠狠,国产情侣激情在线视频免费看,亚洲成年网站在线观看

可編程邏輯器件APEX20K的原理及應(yīng)用

時間:2024-10-18 21:37:00 理工畢業(yè)論文 我要投稿
  • 相關(guān)推薦

可編程邏輯器件APEX20K的原理及應(yīng)用

摘要:介紹了Altera公司生產(chǎn)的多核架構(gòu)可編程邏輯器件APEX20K系列芯片的主要特點和結(jié)構(gòu)功能,給出了APEX20K內(nèi)含的ClockLock以及ClockBoost電路的典型應(yīng)用實例。

1 主要特點

APEX20K是Altera公司生產(chǎn)的首款帶有多核架構(gòu)的可編程邏輯器件,密度在30 000到1 500 000門,時鐘速度高達822MHz。這種多核結(jié)構(gòu)克服了必須用多個器件來實現(xiàn)系統(tǒng)級設(shè)計的麻煩,同時也節(jié)省了PCB板的空間。由于APEX20K具有功耗低、體積小、集成度高、速度快、費用低、用戶可定義功能及可重復(fù)編程和擦寫等許多優(yōu)點,因此,可廣泛應(yīng)用于系統(tǒng)板級設(shè)計領(lǐng)域。APEX20K主要特點如下:

●是第一款帶有多核架構(gòu)的可編程邏輯器件;

●內(nèi)含嵌入式系統(tǒng)模塊,并可實現(xiàn)多種存儲器功能,其中包括先進先出存儲功能(FIFO)、雙口RAM、CAM(內(nèi)容可尋址存儲器);

●密度高,門數(shù)多,邏輯元素高達51840,RAM高達442368位,基于多核的乘積項高達3456,因此可以滿足系統(tǒng)級設(shè)計的高密度要求;

●功耗低,采用1.8V-2.5V電壓供電,并可與1.8V、2.5V、3.3V、5.0V供電的器件接口;

圖1

●帶有4個鎖相環(huán)電路,可提供時鐘鎖定、時鐘管理和時鐘移位功能,因此可以降低時鐘的延遲和抖動,并可以提供時鐘的1倍至60倍的倍頻與1到256的分頻,可編程時鐘相位和延遲相移;

●具有強大的I/O功能,與PCI SIG局部總線標準外設(shè)兼容,支持低壓差分信號(LVDS)、LVTTL、LVCMOS、GTL 、CTT、AGP、LVPECL、SSTL-3和SSTL-2及高速終端邏輯(HSTL Class I);

●兼容64bit、64MHz PCI,支持PCI-X;

●支持高速外部存儲器,包括DDR SDRAM以及ZBT SRAM;

●可在多重電壓下工作,非常適合在混合電壓系統(tǒng)中使用;

●采用FineLine BGA封裝,減小了芯片的占用面積,同時具有更好的溫度特性;

●嵌入了SignalTap的邏輯分析儀,增強了芯片的功能驗證性能;

●支持Altera的QuartusTM II開發(fā)系統(tǒng)的自動布線功能。

2 功能描述

APEX20K系列器件將查找表邏輯和乘積項邏輯以及存儲器集成在一體。其4輸入查找表功能可實現(xiàn)復(fù)雜的數(shù)字信號處理功能,并可用乘積項實現(xiàn)高速控制邏輯和狀態(tài)機。APEX20K中每個IOE包含一個雙向I/O緩沖器和一個寄存器,IOE可以作為輸入管腳、輸出管腳和雙向管腳使用。圖1所示為APEX20K器件的結(jié)構(gòu)框圖。APEX20K提供了2個專用的時鐘管腳和4個專用輸入管腳來驅(qū)動寄存器控制輸入,這些輸入信號可以產(chǎn)生高速低畸變的時鐘分布。它們使用專用的布線通道,延遲非常小。有4個專用信號用于驅(qū)動全局信號,這4個全局信號同時可以由內(nèi)部邏輯驅(qū)動,以產(chǎn)生一個高扇出的異步清零信號。APEX20K器件系列同時提供有ClockLock、ColckBoost和Clockshift時鐘管理電路。

APEX20K系列器件由一系列的MegaLAB結(jié)構(gòu)構(gòu)成,每個MegaLAB結(jié)構(gòu)包含16個邏輯陣列塊LABs、一個ESB和一個MegaLAB互連。每個LABs包含10個邏輯元素(LEs)、以及與LEs相關(guān)的進位鏈和層疊鏈。每個LE可以通過高速的局部互聯(lián)驅(qū)動另外29個LEs。每一個LE包含一個4輸入的查找表,另外,每一個LE又包含一個可編程寄存器和進位鏈以及層疊鏈。每一個LE驅(qū)動局部互連和MegaLAB互連以及FastTrack互聯(lián)布線結(jié)構(gòu)。

APEX20K系列器件架構(gòu)提供有進位鏈和層疊鏈2種類型的專用高速數(shù)據(jù)通道,可用來連接相鄰的LEs。這種連接不用局部互連通道,而只用進位鏈可執(zhí)行加法器、計數(shù)器和比較器(可被軟件工具和Mega功能自動使用),專用的層疊鏈可以執(zhí)行高速、高扇出邏輯功能。APEX20K系列的LE可以工作在如圖2所示的3種模式。

(1)正常工作模式

該模式利用其內(nèi)部的層疊鏈,適用于通用邏輯的應(yīng)用,組合功能或是寬帶解碼功能。在此模式下,來自LAB局部互連和進位輸入的四個數(shù)據(jù)輸入到四輸入LUT。

(2)算術(shù)模式

該模式適用于加法器、累加器和比較器的應(yīng)用。在算術(shù)模式中,一個LE使用2個3輸入LUT。其中第一個LUT利用進位輸入信號及輸入數(shù)據(jù)產(chǎn)生一個組合輸出。第二個LUT利用該組合信號產(chǎn)生進位輸出,并以此形成進位鏈。

(3)計數(shù)模式

該模式可提供時鐘使能、計數(shù)使能、同步加/減控制、同步清零、同步加載選擇。同步清零和同步加載是LAB寬信號,其影響LAB的寄存器。因此,如果LAB中的任何一個工作在計數(shù)模式,LAB中其余的LEs被用作同一計數(shù)器的一部分或是復(fù)合功能。計數(shù)模式利用兩個三輸入LUTs,一個計數(shù)數(shù)據(jù),另一個產(chǎn)生快速進位位。一個二選一復(fù)用器提供同步加載,另一個AND門提供異步清零。

所有的20K器件均可重新配置在特殊功能用途的板上。APEX20K可通過配置芯片EPC1、EPC2和EPC16以串行數(shù)據(jù)充方式進行在系統(tǒng)編程。所以,APEX20K包括一個可選接口,允許APEX20K微處理器以串行或并行、同步或異步方式配置芯片,因此,微處理器可將APEX20K看作存儲器,并可通過寫入虛擬內(nèi)存來配置器件,而且配置十分容易。AP

【可編程邏輯器件APEX20K的原理及應(yīng)用】相關(guān)文章:

公鑰密碼原理及其應(yīng)用12-27

小概率事件原理及其應(yīng)用03-07

淺談小概率事件原理及其應(yīng)用03-07

記憶原理在語文教學(xué)中的應(yīng)用03-09

乘法原理和加法原理及其在哲學(xué)、管理學(xué)中的應(yīng)用03-06

PC/104模塊Diamond-MM-AT的原理與應(yīng)用12-05

從自動剎車系統(tǒng)的工作原理中闡述應(yīng)用11-23

PicoBlaze處理器IP Core的原理與應(yīng)用03-18

壓力容器無損檢測技術(shù)的原理及應(yīng)用03-18