- 相關(guān)推薦
針對計算機工程專業(yè)方向系統(tǒng)設(shè)計的研究分析論文
1.研究思路與目標(biāo)
集成電路技術(shù)的發(fā)展，使集成電路和處理器的關(guān)系密不可分。隨著多核技術(shù)的出現(xiàn)，處理器已經(jīng)變成構(gòu)成系統(tǒng)級芯片（SoC）的基本單元，因此，從集成電路的功能級設(shè)計層面講，計算機系統(tǒng)設(shè)計實現(xiàn)采用的方法就是大規(guī)模集成電路（VLSI）系統(tǒng)的設(shè)計方法。從卓越人才培養(yǎng)的角度，VLSI系統(tǒng)設(shè)計是微處理器的邏輯實現(xiàn)手段，而數(shù)字邏輯是計算機組成的物理實現(xiàn)基礎(chǔ)。學(xué)生的數(shù)字邏輯系統(tǒng)設(shè)計能力和VLSI系統(tǒng)設(shè)計能力直接決定了其計算機系統(tǒng)設(shè)計能力。因此提升學(xué)生計算機系統(tǒng)設(shè)計能力的關(guān)鍵是提升學(xué)生的數(shù)字邏輯系統(tǒng)設(shè)計能力和VLSI系統(tǒng)設(shè)計能力。為了切實提高計算機工程專業(yè)方向本科學(xué)生的計算機系統(tǒng)設(shè)計能力，教學(xué)改革研究工作的目標(biāo)確定為：以數(shù)字邏輯設(shè)計方法為設(shè)計基礎(chǔ)、以硬件描述語言為設(shè)計工具、以硬件仿真系統(tǒng)為設(shè)計環(huán)境、以FPGA為系統(tǒng)實現(xiàn)手段、以計算機系統(tǒng)設(shè)計實現(xiàn)為目標(biāo)和主線，將計算機系統(tǒng)設(shè)計實踐完整地貫穿于專業(yè)核心課程之中；教學(xué)改革研究思路確定為：系統(tǒng)視角、整體優(yōu)先、設(shè)計牽引、講做結(jié)合、注重能力。該研究思路不同于一般的課程群，不是簡單的知識點的審視，是“自頂向下”的觀點和“自底向上”的實現(xiàn)的一種結(jié)合方法，最終目標(biāo)是提升計算機工程專業(yè)方向本科學(xué)生的計算機系統(tǒng)設(shè)計能力。
2.研究內(nèi)容
計算機工程專業(yè)方向的主干課程包括數(shù)字邏輯、計算機組成原理、匯編語言、計算機系統(tǒng)結(jié)構(gòu)、嵌入式系統(tǒng)、計算機設(shè)計與調(diào)試、計算機系統(tǒng)設(shè)計、VLSI系統(tǒng)設(shè)計等。課程各有目標(biāo)，課程之間有宏觀上的先后順序，有微觀上的相互穿插，有內(nèi)容上的重疊。經(jīng)過近幾年的教學(xué)研究和改革，各門課程都發(fā)生了非常大的變化[1]：VLSI課程中會涉及算術(shù)邏輯單元的設(shè)計甚至處理器設(shè)計方面的內(nèi)容；匯編語言的作用已經(jīng)從編程工具轉(zhuǎn)變?yōu)槊枋龊屠斫庥嬎銠C系統(tǒng)工作原理的有效工具；HDL語言和仿真工具不再專屬于數(shù)字邏輯電路設(shè)計領(lǐng)域，已經(jīng)成為計算機系統(tǒng)設(shè)計的通用語言和工具。但是，由于總目標(biāo)不明確，導(dǎo)致課程分頭講，實驗分頭做，總體學(xué)時不少，最終效果欠佳。筆者的主要研究內(nèi)容以計算機系統(tǒng)設(shè)計為目標(biāo)，從能力培養(yǎng)的視角看待和理解數(shù)字邏輯、計算機組成原理、匯編語言、計算機系統(tǒng)結(jié)構(gòu)、嵌入式系統(tǒng)、計算機設(shè)計與調(diào)試、VLSI、計算機系統(tǒng)設(shè)計等課程，借鑒CDIO的思想，將系統(tǒng)設(shè)計思想和設(shè)計實踐貫穿整個計算機工程專業(yè)方向人才培養(yǎng)過程。
2.1重新審視和修訂教學(xué)計劃
在研究過程中，我們首先整理涉及的各門課程的全部知識點，對相互影響的重要知識點整體排序，整合相近和相似的知識點，歸并出一些重要的專題，提出有利于培養(yǎng)計算機系統(tǒng)設(shè)計能力的完整實踐教學(xué)體系，全線引入HDL語言，全線引入基于FPGA開發(fā)板的設(shè)計實驗，緊密配合理論課、設(shè)計方法課、實踐課，形成“學(xué)習(xí)—構(gòu)思—設(shè)計—實現(xiàn)”的完整過程。
2.2數(shù)字邏輯電路設(shè)計課程內(nèi)容的改革
數(shù)字邏輯電路設(shè)計課程改革的研究重點是設(shè)法強化和提升學(xué)生使用硬件描述語言說明硬件系統(tǒng)的能力，將硬件設(shè)計語言的介紹提前到課程的開始部分，使學(xué)生在學(xué)習(xí)數(shù)字邏輯電路設(shè)計過程中就開始使用硬件設(shè)計語言，相當(dāng)于使學(xué)生掌握了一個設(shè)計工具，為計算機組成原理課程和計算機系統(tǒng)結(jié)構(gòu)課程提供支持，另外，從教學(xué)上形成學(xué)習(xí)數(shù)字邏輯電路設(shè)計就是學(xué)習(xí)集成電路設(shè)計的理念。數(shù)字邏輯電路設(shè)計課程的實驗既有使用邏輯電路器件搭建實驗電路的傳統(tǒng)型實驗，又有使用FPGA開發(fā)板的設(shè)計實驗。
2.3計算機組成原理課程的教學(xué)改革
計算機組成原理課程借鑒“深入理解計算機系統(tǒng)”教材中的思想，調(diào)整了部分課程內(nèi)容和授課重點，比如，在數(shù)據(jù)表示部分增加了C語言的整數(shù)表示以及比較運算的示例，在存儲器部分增加了程序訪問局部性原理的C語言示例，在指令系統(tǒng)部分增加了尋址方式的C語言示例等。增加C語言的示例是進行教學(xué)視角調(diào)整的一種嘗試，由于學(xué)生已經(jīng)學(xué)習(xí)過C語言，已經(jīng)初步掌握了編程方法，但是并不清楚程序在計算機內(nèi)部，特別是在計算機系統(tǒng)底層硬件中是如何表示、如何執(zhí)行的。通過在計算機組成原理課程中增加一些C語言的示例，讓學(xué)生真正理解程序的執(zhí)行過程。
2.4計算機系統(tǒng)結(jié)構(gòu)課程內(nèi)容的調(diào)整
計算機系統(tǒng)結(jié)構(gòu)課程在課程內(nèi)容方面進行了一些調(diào)整，主要為了更好地與計算機組成原理和計算機設(shè)計與調(diào)試等課程銜接。增加多核處理器和多線程調(diào)度等方面的內(nèi)容；對教材中給出的一些具體處理器實例給予更多關(guān)注，比如Pentium、PowerPC和MIPS處理器實例等；重視向量運算和向量處理器部分的內(nèi)容。
2.5計算機設(shè)計與調(diào)試課程實踐教學(xué)改革
計算機設(shè)計與調(diào)試課程把以往讓學(xué)生設(shè)計實現(xiàn)一個有十幾條基本指令的微程序控制器改變?yōu)樵O(shè)計實現(xiàn)向量協(xié)處理器；以PowerPCRISC處理器的指令系統(tǒng)為參考，把設(shè)計PowerPC擴展指令協(xié)處理器AltiVec模塊中的VSFX指令部分作為教學(xué)內(nèi)容。整個設(shè)計任務(wù)分為8個相互聯(lián)系、難度逐步增加的子任務(wù)，通過教師引導(dǎo)、分組討論、學(xué)生實踐、實現(xiàn)設(shè)計、完成測試等一系列教學(xué)環(huán)節(jié)，讓學(xué)生完成協(xié)處理器中的部分設(shè)計工作并熟悉完整的協(xié)處理器的設(shè)計與調(diào)試方法。
2.6嵌入式系統(tǒng)設(shè)計課程實踐教學(xué)改革
嵌入式系統(tǒng)設(shè)計課程開發(fā)出嵌入式系統(tǒng)計算機結(jié)構(gòu)及相關(guān)軟件的綜合實驗，使硬件與軟件相結(jié)合，強化對學(xué)生計算機綜合開發(fā)應(yīng)用能力的培養(yǎng)，提高學(xué)生的實踐能力。綜合實驗要求學(xué)生完成一個嵌入式系統(tǒng)開發(fā)實現(xiàn)的全過程，包括完成硬件、軟件的功能分配，進行主控數(shù)字系統(tǒng)硬件的設(shè)計和制作，設(shè)計驅(qū)動和功能軟件，硬件、軟件的分別測試與綜合測試等。
2.7VSLI系統(tǒng)設(shè)計課程實踐教學(xué)改革
VSLI系統(tǒng)設(shè)計課程的實踐教學(xué)改革，把實踐分為3種類型：課程實驗、自主實驗和課程設(shè)計，3種類型的實驗全部基于Nexys3FPGA開發(fā)板進行設(shè)計。課程實驗包括XilinxFPGA設(shè)計流程、Nexys3FPGA開發(fā)板主要模塊接口設(shè)計和基于IP的數(shù)字電路設(shè)計等。自主實驗部分的題目類型包括：串—并轉(zhuǎn)換電路、FIFO存儲器設(shè)計、大數(shù)加法器設(shè)計和FIR數(shù)字濾波器設(shè)計等。課程設(shè)計部分的題目類型包括密碼協(xié)處理器設(shè)計、數(shù)字信號協(xié)處理器設(shè)計和圖像處理協(xié)處理器設(shè)計等。
3.實驗室建設(shè)
天津大學(xué)計算機科學(xué)與技術(shù)學(xué)院2006年建立了數(shù)字邏輯電路設(shè)計實驗室、計算機組成實驗室、計算機系統(tǒng)結(jié)構(gòu)實驗室、嵌入式系統(tǒng)實驗室，建立了超大規(guī)模集成電路設(shè)計與應(yīng)用研究所。實驗室配備了數(shù)字邏輯實驗臺、計算機組成原理實驗臺、計算機系統(tǒng)結(jié)構(gòu)實驗臺（帶有FPGA模塊）、嵌入式系統(tǒng)設(shè)計實驗臺等教學(xué)實驗設(shè)備。這些實驗室和實驗設(shè)備能夠滿足常規(guī)的計算機系統(tǒng)實驗，但對計算機系統(tǒng)設(shè)計能力培養(yǎng)的支持還不夠。為此，學(xué)院2013年與美國Xilinx公司合作，建立了天津大學(xué)—美國Xilinx公司計算機系統(tǒng)設(shè)計聯(lián)合實驗室，實驗室配備了50多塊Nexys3FPGA開發(fā)板，實驗時可以滿足每人一塊開發(fā)板的要求。超大規(guī)模集成電路設(shè)計與應(yīng)用研究所于2012年引進BEECube公司先進的BEE3系統(tǒng)，該系統(tǒng)基于計算機系統(tǒng)的第三代商用FPGA系統(tǒng)，包括4個Virtex5FXTFPGA芯片，以及高達(dá)64GB的DDR2ECCDRAM和8個用于模塊間通信的10GigE接口。有了Nexys3FPGA開發(fā)板和BEE3系統(tǒng)，我們具備了實現(xiàn)學(xué)生設(shè)計的各種計算機系統(tǒng)的設(shè)備平臺，為培養(yǎng)學(xué)生計算機系統(tǒng)設(shè)計能力提供了強有力的支撐。
4.結(jié)語
經(jīng)過兩年多的教學(xué)改革與實踐，在新的教學(xué)改革思路指引下，學(xué)院調(diào)整了教學(xué)計劃和課程內(nèi)容，建設(shè)了新的實驗室，引入了新的實踐手段和方法，教學(xué)研究和改革實踐工作取得了初步成效�！坝嬎銠C學(xué)院教學(xué)管理過程化規(guī)范化改革”和“嵌入式系統(tǒng)設(shè)計課程實踐教學(xué)改革”兩項教學(xué)研究成果獲得2013年天津大學(xué)教學(xué)成果二等獎。
【針對計算機工程專業(yè)方向系統(tǒng)設(shè)計的研究分析論文】相關(guān)文章：
智能建筑弱電系統(tǒng)防雷工程設(shè)計研究論文11-27
計算機硬件組裝虛擬實驗系統(tǒng)設(shè)計研究06-02
電子工程設(shè)計要點與難點研究論文04-01
機電工程方向論文11-28
計算機畢業(yè)論文專業(yè)站設(shè)計定03-02
針對鉆井工程項目管理研究03-15