- 相關(guān)推薦
dl-威盛asic
===============asic===============
1。一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)
如何改善timing
2. 一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)
不過(guò)這個(gè)狀態(tài)機(jī)話的實(shí)在比較差很容易誤解的
3. 卡諾圖寫出邏輯表達(dá)使...
4. 用邏輯們畫出D觸發(fā)器
5. 給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有
clock的delay,寫出決定最大時(shí)鐘的因素同時(shí)給出表達(dá)式
6。c語(yǔ)言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè)cell在某.v文件調(diào)用的次數(shù)(這個(gè)題目真bt)
7 cache的主要部分什么的
8 Asic的design flow....
===============logic===============
1。用二選一搭出一個(gè)4選一的電路，問(wèn)的沒(méi)有這么直接，
給出了兩個(gè)真值表，讓你用具有第一個(gè)真值表特性的模塊來(lái)構(gòu)造一個(gè)
具有第二個(gè)真值表性質(zhì)的電路
2。給出一個(gè)方波信號(hào)A，一個(gè)在方波某個(gè)posedge后一點(diǎn)點(diǎn)后assert的信號(hào)B
讓你保證信號(hào)C（B
【dl-威盛asic】相關(guān)文章：
威盛筆試題07-31
威盛logic筆試題07-31
威盛VIA 筆試試題07-31
威盛軟件部筆試題07-31
威盛Embeded Software Engineer 筆試題08-10
AMD GPU ASIC Design Engineer筆試題08-09
威盛軟件最新筆試題分享08-10